低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路

標題:	低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路
作者:	陸志豪廖▲彦▼欽李鎮宜張錫嘉許雅三
公開日期:	28-Oct-2011
官方說明文件#:	H03M013/19
URI:	http://hdl.handle.net/11536/105812
專利國:	JPN
專利號碼:	4852061
Appears in Collections:	Patents

APA	陸., 廖., 李., 張., & 許. (2011). 低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路. http://hdl.handle.net/11536/105812.
Bibtex	@article{2011, title={低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算回路}, author={陸志豪 and 廖▲彦▼欽 and 李鎮宜 and 張錫嘉 and 許雅三}, journal={http://hdl.handle.net/11536/105812}, year={2011}, url={https://ir.lib.nycu.edu.tw/handle/11536/105812}, }