針對晶片系統連接網路之驗證與自動合成之研究(II)

標題:	針對晶片系統連接網路之驗證與自動合成之研究(II) The Study on Interconnection Verification and Synthesis for SoC (II)
作者:	周景揚 JOU JING-YANG 國立交通大學電子工程學系
公開日期:	2003
官方說明文件#:	NSC92-2215-E009-033
URI:	http://hdl.handle.net/11536/91769 https://www.grb.gov.tw/search/planDetail?id=873468&docId=167334
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。