高密度電子構裝接合與測試載具之開發---以SPICE對積體電路與構裝基板之高效率熱模擬與電性分析(I)

Title:	高密度電子構裝接合與測試載具之開發---以SPICE對積體電路與構裝基板之高效率熱模擬與電性分析(I) Efficient Thermal Model of IC's and Packaging Substrate and Their Model in SPICE(I)
Authors:	張隆國交通大學電機與控制工程研究所
Keywords:	構裝;電導係數;熱傳導率;多晶片模組;Packaging;Electrical conductivity;Thermal conductivity;MCM;SPICE
Issue Date:	1997
Gov't Doc #:	NSC86-2221-E009-063
URI:	http://hdl.handle.net/11536/95536 https://www.grb.gov.tw/search/planDetail?id=271930&docId=48506
Appears in Collections:	Research Plans

APA	張. (1997). 高密度電子構裝接合與測試載具之開發---以SPICE對積體電路與構裝基板之高效率熱模擬與電性分析(I). https://www.grb.gov.tw/search/planDetail?id=271930&docId=48506.
Bibtex	@article{1997, title={高密度電子構裝接合與測試載具之開發---以SPICE對積體電路與構裝基板之高效率熱模擬與電性分析(I)}, author={張隆國}, journal={https://www.grb.gov.tw/search/planDetail?id=271930&docId=48506}, year={1997}, url={https://ir.lib.nycu.edu.tw/handle/11536/95536}, }