電腦繪圖和視訊處理之超大型積體電路設計---子計畫三：高效能視訊/繪圖處理器之核心硬體設計及製作

dc.contributor.author	李鎮宜	en_US
dc.contributor.author	LEE CHEN-YI	en_US
dc.contributor.department	國立交通大學電子工程學系	zh_TW
dc.date.accessioned	2014-12-13T10:39:10Z
dc.date.available	2014-12-13T10:39:10Z
dc.date.issued	1996	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.identifier.govdoc	NSC85-2221-E009-058	zh_TW
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=231482&docId=42173	en_US
dc.identifier.uri	https://ir.lib.nycu.edu.tw/handle/11536/96161
dc.language.iso	zh_TW	en_US
dc.subject	視訊/繪圖處理器	zh_TW
dc.subject	核心硬體	zh_TW
dc.subject	模組產生器	zh_TW
dc.subject	Video/gaphics processor	en_US
dc.subject	Core module	en_US
dc.subject	Module generator	en_US
dc.title	電腦繪圖和視訊處理之超大型積體電路設計---子計畫三：高效能視訊/繪圖處理器之核心硬體設計及製作	zh_TW
dc.title	Hardware Core Design for High-Performance Video/Graphics Processors	en_US
dc.type	Plan	en_US

Files

Now showing 1 - 1 of 1