從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-子計畫五：資料分析平台用於以晶片偵測器為依據之速度分級

dc.contributor.author	趙家佐	zh_TW
dc.contributor.department	國立交通大學電子工程學系及電子研究所	zh_TW
dc.date.accessioned	2016-12-20T03:56:43Z
dc.date.available	2016-12-20T03:56:43Z
dc.date.issued	2016	en_US
dc.description.abstract		zh_TW
dc.description.abstract		en_US
dc.description.sponsorship	科技部	zh_TW
dc.identifier.govdoc	MOST105-2221-E009-182-MY3	zh_TW
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=11876228&docId=484497	en_US
dc.identifier.uri	https://ir.lib.nycu.edu.tw/handle/11536/131785
dc.language.iso	zh_TW	en_US
dc.subject		zh_TW
dc.subject		en_US
dc.title	從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-子計畫五：資料分析平台用於以晶片偵測器為依據之速度分級	zh_TW
dc.title	Data-Analytic Platform for Speed Binning Using On-Chip Monitors	en_US
dc.type	Plan	en_US

Files

Now showing 1 - 1 of 1