對以智財單元為基系統晶片設計之驗證與測試技術開發研究---子計畫三：以智財單元為基系統晶片設計之測試技術研究