針對用戶可規劃閘陣列的面積與速度最佳化暨分割之研究

Date

Authors

Keywords

場可程式閘列 , 合成 , 分割 , 電路叢集 , 面積 , 功能 , Field programmable gate array , Synthesis , Partitioning , Circuit clustering , Area , Performance , FPGA

URI

https://www.grb.gov.tw/search/planDetail?id=409078&docId=72427
https://ir.lib.nycu.edu.tw/handle/11536/95086

Collections

研究計畫;;Research Plans