應用於無線感測網路之超低耗能無線微感測模組的設計與製作---子計畫五：可數位測試設計超低耗能類比數位轉換器(I)

Abstract

如何提高速度與降低耗能一直是電路設計工程追求的目標。隨著晶片製造技術的進 步，近年以來，電路處理速度已有顯著的提升。例如通用處理器已可操作在3GHz 以上 的速度。然而，對於許多的感測應用，例如生物信號感測系統而言，電路處理速度並非 主要考慮，電路耗能才是最重要的考量。以野生動物偵搜應用為例，常見的方式是在動 物身上裝設無線電發射器以利追蹤。由於更換電池不易，發射器電路的低耗能更顯重 要。總計畫-無線感測網路超低耗能無線微感測模組之發展與製作對於構成之電路就有 這樣的要求。 類比數位轉換器對總計畫-無線感測網路超低耗能無線微感測模組之發展與製作而 言，是一個關鍵性電路，整個系統的準確度由本類比數位轉換器所決定，再加上感測電 路所提供的類比信號非常微弱，易受外界環境雜訊甚至於信號藕合的干擾，使得此混合 訊號電路成為是系統上最為脆弱的部份。由於目標系統所能提供的電能十分有限，因此 需要發展特殊的電路設計技巧，以節省耗能。 在總計劃的目標模組中所有子計劃的結果，必須整合在一微小化的模組中，如何測 試便成了一個問題；再加上在超低耗能類比電路中，由於信號受低電壓源的限制，其雜 散效應分離與雜訊壓抑均非易事。任何測試環境的負載都會嚴重影響其操作特性，加入 全數位可測試設計以解決環境雜訊干擾乃勢在必行。由於類比電路的全數位化可測試架 構的設計仍屬啟蒙階段，目前為止尚無系統化之設計方法可循，是一個頗具挑戰性的研 究題目。 本計畫要提出的是發展新的超低耗能電路設計技巧與全數位化類比可測試類比數 位轉換器電路架構，實現一個至少具備八位元解析度，工作在一伏特，且僅消耗三十微 瓦的超低耗能全數位化可測試類比數位轉換器，並整合於無線微感測模組之中。 本年度的計劃執行至今，我們已經使用0.18um CMOS 製程設計出一個可操作在一伏 特且僅耗13.77 μW 的 8 位元 100KS/s SAR-type 的類比數位轉換器，該類比數位轉換 器完全符合系統規格。預計在明年下線製作以驗證設計。基於這樣的成果，我們有信心 可在 接下來的兩年內完成計畫目標。