環狀微刻度時間數位轉換器

Abstract

一種環狀微刻度時間數位轉換器，其係利用環狀形式重複偵測一領先訊號與一落後訊號的相位差距，並透過複數個多階延遲單元，控制脈波訊號可以在迴路中持續運行，達到很寬的偵測範圍，細的精準度，以及低功率消耗等優勢。一預先處理邏輯電路更可用以決定落後訊號進入延遲迴路的位置，用以加速偵測速度，並提供一計數冗餘校正器來做校正用途。計數冗餘校正器則使用預先處理邏輯的偵測結果來決定從粗計數器切換成細計數器運作的時間。藉由此兩種技術，本發明同時降低電路的硬體消耗成本、達成低功率消耗與解決計數錯誤的問題。