快速鎖定時脈之資料回復電路

Abstract

本發明提供一種快速鎖定時脈之資料回復電路，其係採用二倍超取樣技術，其內部電路包含多相位輸出之鎖相迴路係產生複數相位θn，而相位內插器將所擷取相位θn及相位θn＋2之信號計算合成出取樣相位Φn，再由相位偵測器以取樣相位擷取一資料與輸入資料校準比對產生一上／下修正信號，利用計數器將上／下修正信號進行累計產生一修正權值k，且將修正權值k輸出至相位內插器內以修正取樣相位。而為減少時脈回復過程所耗費時間，本發明另提出二位元搜尋法及二倍速超取樣之資料回復電路架構，藉此大幅減少鎖定所需時間，同時利用多相位分時平行取樣技術，進而達到高速操作及低功率消耗之目的。