小型車用基本晶片內部層級電磁干擾模型分析及模擬研究委辦計畫

Abstract

隨著科技的進步，積體電路的發展朝向更高速、更多的電晶體數目、更小的操作電壓、更多的腳位以及縮小化的方向前進。直至今日，已有積體電路內的電晶體數目多達數十億個，當積體電路內的元件及走線愈來愈複雜，電路間的耦合愈來愈嚴重，且在晶體電壓不斷的下降下，訊號抗雜訊的能力也受到極大的挑戰。過去，雜訊的問題只在系統層級被討論；現今，積體電路設計者被要求遵守電磁輻射及電磁干擾的規範。因此，在積體電路層級解決電磁相容問題是一項非常重要的課題。 本計畫將為基本積體電路中，電磁干擾的傳導模型及電磁干擾的輻射效應進行分析及模型化，完成電磁相容的等效電路模型。接下來建構一套軟體，可在輸入積體電路設計圖後計算出晶片中受到雜訊干擾最嚴重的區塊，最後提出積體電路設計與積體電路-電磁相容設計之協同設計的規劃。