奈米級混合信號式電路技術---子計畫四：奈米級CMOS製程之積體電路靜電放電防護技術

Files

982221E009113MY2(第1年).PDF (1.41 MB)

982221E009113MY2(第2年).PDF (941.54 KB)

Date

Authors

URI

https://www.grb.gov.tw/search/planDetail?id=1906194&docId=315956
https://ir.lib.nycu.edu.tw/handle/11536/101773

Collections

研究計畫;;Research Plans