運算模組、裝置及系統

Abstract

一種運算模組,係設計為串接式資料路徑,包括第一加法器、耦接至該第一加法器的第一移位器、耦接至該第一移位器且接收外部之運算參數訊號的乘法器、耦接至該乘法器之位數對齊單元、耦接至該位數對齊單元之第二加法器以及耦接至該第二加法器的第二移位器。本發明之運算模組藉由串接式資料路徑之設計,相較於純量處理器,可有效地減少整體運算時間,且相較於多指令分發處理器具有更少的輸出端及輸入端之需求,因此可大幅降低數位訊號處理器之功率消耗。