快速傅立葉轉換處理器及其動態調整方法及基數-8之快速傅立葉轉換演算法

Abstract

本發明提供一種快速傅立葉轉換處理器及其動態調整方法及基數-8之快速傅立葉轉換演算法，其係以陣列預取緩衝器架構的快速傅立葉轉換處理器為基礎，以該陣列預取緩衝器每次之運算大小為區塊大小，根據每一區塊內訊號溢位的情形來動態調整訊號，使訊號不會溢位，以降低運算時所產生的量化誤差；而利用三步驟之基數-8快速傅立葉轉換和重新排程的演算法，係可有系統的錯開複數乘法運算的時間並降低蝴蝶運算單元內的運算複雜度。另外，本發明並提出實現式上述方法及演算法之快速傅立葉轉換處理器。