用於記憶體為基礎之維特比解碼器的演算法

Abstract

本發明係揭露一種用於記憶體為基礎之維特比解碼器的演算法。利用回溯路徑的相依性質可以發現前後兩個回溯路徑隨著愈低的資料錯誤率會有更高的相似度。因此本發明之演算法將前一次的回溯路徑有至暫存器中，當目前之回溯路徑與前一次路徑相同時，即可得到欲求之路徑，並可停止記憶體讀取的動作，以大幅降低讀取記憶體所消耗之功率；且在回溯路徑之前，係可利用最小的路徑權值與路徑必為連續之特性來進行路徑預測的動作。本發明係利路徑匹配與路徑預測機制可以降低記憶體存取次數與功率消耗。