低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算方法、及び、その回路
| dc.citation.patentcountry | JPN | zh_TW |
| dc.citation.patentnumber | 2008154298 | zh_TW |
| dc.contributor.author | 陸志豪 | en_US |
| dc.contributor.author | 廖▲彦▼欽 | en_US |
| dc.contributor.author | 李鎮宜 | en_US |
| dc.contributor.author | 張錫嘉 | en_US |
| dc.contributor.author | 許雅三 | en_US |
| dc.date.accessioned | 2014-12-16T06:16:25Z | |
| dc.date.available | 2014-12-16T06:16:25Z | |
| dc.date.issued | 2008-07-03 | en_US |
| dc.description.abstract | 【課題】低密度パリティ検査（LDPC）デコーダに応用する演算方法、及び、その回路を提供する。【解決手段】本発明の低密度パリティ検査（LDPC）デコーダに応用する演算方法、及び、その回路は、元のビットノードをチェックノード中へ併入して同時に演算を実行し、元のチェックノードの入力メッセージを利用するだけで、新しいビットノードメッセージを生成し、チェックノードは本来の演算を再実行する時、同時に、新しいチェックノード出力メッセージと元のチェックノードの入力メッセージにより、ビットノードのメッセージを更新し、チェックノードが得るメッセージにより、本来のチェックノードの演算を実行するだけでなく、本来のビットノードの出力メッセージも同時に生成する。これにより、LDPCデコーダに必要なメモリ数量を効果的に減少させるだけでなく、デコード速度も増加できる。【選択図】図３ | zh_TW |
| dc.identifier.govdoc | H03M013/19 | zh_TW |
| dc.identifier.uri | https://ir.lib.nycu.edu.tw/handle/11536/105850 | |
| dc.language.iso | zh_TW | en_US |
| dc.title | 低密度パリティ検査（ＬＤＰＣ）デコーダに応用する演算方法、及び、その回路 | zh_TW |
| dc.type | Patents | en_US |
Files
License bundle
1 - 1 of 1
Loading...
- Name:
- license.txt
- Size:
- 1.71 KB
- Format:
- Item-specific license agreed to upon submission
- Description: