積體電路生產線上利用類神經網路方法分析缺陷群聚現象之修正缺陷數管制圖

Date

Authors

Keywords

積體電路 , 良率 , 缺陷 , 波瓦松分配 , 缺陷數管制圖 , 類神經網路 , 群聚 , Integrated circuit , Yield , Defect , Poisson distribution , C-Chart , Neural network , Clustering

URI

https://www.grb.gov.tw/search/planDetail?id=269137&docId=47931
https://ir.lib.nycu.edu.tw/handle/11536/95390

Collections

研究計畫;;Research Plans