可應用於多通道傳輸之泛用型基頻處理器與關鍵矽智產之訊號演算法研究

Abstract

泛用型多通道傳輸(MIMO)無線基頻處理器如何兼顧系統效能與功率銷耗是設計上 的關鍵。系統上必須符合任一模式下之基本效能，功率消耗則必須維持單一模式之功率 為基本系統目標。因此在符合這兩大原則之下，必須以一系統的考量來達到成本的降 低。由於資料格式必須符合在標準規範之下，因此在系統上必須以不同的角度重新考量 基頻處理器之架構，並修改所需的關鍵同步模組和其所對應之訊號演算法，使其無論是 操作在IEEE 802.11n、IEEE 802.16、IEEE 802.11a/b/g、MC-CDMA、MIMO-CDMA、4G 任一模式之下都可符合系統要求，因此在泛用型MIMO 系統考量之下，提升同步迴路 的效能並降低訊號演算法的運算成本以降低泛用型基頻處理器架構的複雜度。 本研究計劃的重點，主要將建立低功率、泛用型MIMO 系統的設計平台，發展所需 的同步關鍵技術，完成泛用型基頻處理器 － 以參數化為設計平台考量，把關鍵通訊技 術與低功率系統以矽智產(IP)的方式實現，並整合成單一系統晶片(SOC)而其相關矽智 產，以硬體描述語言的方式實現（Synthesizable HDL source codes），提高系統設計的可 攜性。其目的在於增進系統性能、縮短研發時程、降低設計複雜度及減少研發成本。