1. 目前位置：
鍾崇斌

鍾崇斌 Chung, Chung-Ping

電子郵件／E-mail：cpchung@cs.nctu.edu.tw

服務單位／Department：資訊學院 ／ 資訊科學與工程研究所

著作期間／Publish Period：1986 - 2014-08-01

著作統計／Statistics

Article（44）
Books（1）
Digital Courses（2）
Others（2）
Patents（13）
Plan（42）
Proceedings Paper（20）
Thesis（127）

Article

序號
No.		 標題
Title		 著作日期
Date
1 Exploiting fine-grain parallelism in the H.264 deblocking filter by operation reordering
 2014-07-01
2 Area-Efficient Instruction Set Extension Exploration with Hardware Design Space Exploration
 2011-09-01
3 Load and storage balanced posting file partitioning for parallel information retrieval
 2011-05-01
4 Filtering of unnecessary branch predictor lookups for low-power processor architecture
 2008-07-01
5 ETAHM: An energy-aware task allocation algorithm for heterogeneous multiprocessor 2008-01-01
6 Instruction set extension exploration in multiple-issue architecture 2008-01-01
7 A run-time reconfigurable fabric for 3D texture filtering 2007-01-01
8 Fast query evaluation through document identifier assignment for inverted file-based information retrieval systems
 2006-05-01
9 Unique-order interpolative coding for fast querying and space-efficient indexing in information retrieval systems
 2006-03-01
10 Designing a disjoint paths interconnection network with fault tolerance and collision solving
 2005-10-01
11 A statistics-based approach to incrementally update inverted files
 2005-03-01
12 Branch-and-bound task allocation with task clustering-based pruning
 2004-11-01
13 A software/hardware cooperated stack operations folding model for Java processors
 2004-08-01
14 An inverted file cache for fast information retrieval
 2003-07-01
15 3-disjoint gamma interconnection networks
 2003-05-15
16 Variable-size data item placement for load and storage balancing
 2003-05-15
17 Inverted file compression through document identifier reassignment
 2003-01-01
18 Design of an optimal folding mechanism for Java processors
 2002-11-10
19 An analytical POC stack operations folding for continuous and discontinuous Java bytecodes
 2002-09-01
20 Posting file partitioning and parallel information retrieval
 2002-08-15
21 Design of instruction address queue for high degree x86 superscalar architectures 2002-05-01
22 Code compression techniques using operand field remapping
 2002-01-01
23 A dominance relation enhanced branch-and-bound task allocation
 2001-09-01
24 Fault-tolerant gamma interconnection network without backtracking
 2001-08-15
25 High-bandwidth x86 instruction fetching based on instruction pointer table
 2001-05-01
26 Enhancing Java processor performance with smart dynamic folding
 2000-11-01
27 Applying stack simulation for branch target buffers
 2000-05-15
28 Fault-tolerant gamma interconnection networks by chaining
 2000-03-01
29 Reducing memory traffic and accelerating prolog execution in a superscalar prolog system
 1999-11-01
30 Instruction cache prefetching directed by branch prediction
 1999-09-01
31 Stack operations folding in Java processors
 1998-09-01
32 Parallelism exploitation in superscalar multiprocessing
 1998-07-01
33 Delayed precise invalidation - A software cache coherence scheme
 1996-09-01
34 A fault-tolerant multistage combining network
 1996-04-10
35 An approximate agreement algorithm for wraparound meshes 1995-09-01
36 Memory system design in superscalar processing 1995-09-01
37 AN OPTIMAL INSTRUCTION SCHEDULER FOR SUPERSCALAR PROCESSOR
 1995-03-01
38 Periodic adaptive branch prediction and its application in superscalar processing in Prolog
 1995-01-01
39 OPTIMAL MULTIPROCESSOR TASK-SCHEDULING USING DOMINANCE AND EQUIVALENCE-RELATIONS 1994-04-01
40 BENCHMARKING AND ANALYSIS OF SUPERSCALAR ARCHITECTURE 1994-03-01
41 MODELING OF SUPERSCALAR INSTRUCTION SCHEDULING AND ANALYSIS OF A HEURISTIC SCHEDULING ALGORITHM
 1993-01-01
42 ADOPTABILITY AND EFFECTIVENESS OF MICROCODE COMPACTION ALGORITHMS IN SUPERSCALAR PROCESSING 1992-05-01
43 A BOUND ANALYSIS OF SCHEDULING INSTRUCTIONS ON PIPELINED PROCESSORS WITH A MAXIMAL DELAY OF ONE CYCLE 1992-04-01
44 DUAL-ALU CRISC ARCHITECTURE AND ITS COMPILING TECHNIQUE 1991-01-01

Books

序號
No.		 標題
Title		 著作日期
Date
1 計算機原理與實務 1997

Digital Courses

序號
No.		 標題
Title		 著作日期
Date
1 計算機架構 （英文授課）
 2011
2 數位電路設計
 2008

Others

序號
No.		 標題
Title		 著作日期
Date
1 ON THE UPPER BOUND OF SCHEDULING INSTRUCTIONS ON PIPELINED PROCESSORS WITH DELAY 1995-01-01
2 REACHING APPROXIMATE AGREEMENT ON HYPERCUBE 1993-07-01

Patents

序號
No.		 標題
Title		 著作日期
Date
1 具有負載平衡的可動態重組異質處理器架構以及動態配置方法
 2014-08-01
2 動態可重組化的材質過濾系統
 2011-11-01
3 具有負載平衡的可動態重組異質處理器架構以及動態配置方法
 2011-08-16
4 記憶裝置及其迴圈緩衝器
 2011-06-11
5 資料搜尋方法及其數值資料編碼方法
 2010-08-21
6 壓縮／解壓縮裝置及其方法
 2010-08-01
7 記憶裝置及其資料提供方法
 2010-08-01
8 動態可重組化的材質過濾系統
 2009-07-01
9 RUN-TIME RECONFIGURABLE FABRIC FOR 3D TEXTURE FILTERING SYSTEM
 2009-06-25
10 壓縮／解壓縮裝置及其方法
 2008-08-16
11 記憶裝置及其資料提供方法
 2008-07-01
12 記憶裝置及其迴圈緩衝器
 2008-07-01
13 資料搜尋方法及其數值資料編碼方法
 2008-04-01

Plan

序號
No.		 標題
Title		 著作日期
Date
1 具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究 2014
2 具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究 2013
3 具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究 2012
4 高效能多功能行動嵌入式多核心處理器關鍵技術之研究 2011
5 高效能多功能行動嵌入式多核心處理器關鍵技術之研究 2010
6 瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能 2010
7 瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能 2009
8 高效能多功能行動嵌入式多核心處理器關鍵技術之研究 2009
9 瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能 2008
10 高效能3D繪圖處理器關鍵技術之研究 2008
11 具安全考量之可重組式大量資料流運算架構(III) 2007
12 高效能3D繪圖處理器關鍵技術之研究 2007
13 高效能3D繪圖處理器關鍵技術之研究 2006
14 具安全考量之可重組式大量資料流運算架構(II) 2006
15 可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(III)
 2005
16 具安全考量之可重組式大量資料流運算架構(I)
 2005
17 可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(II)
 2004
18 可重組式計算於複雜算術系統的應用--以圖形顯像為例(III)
 2004
19 可重組式計算於複雜算術系統的應用---以圖形顯像為例(II)
 2003
20 可動態擴充之數位訊號處理核心於系統單晶片內之整合架構研究(I)
 2003
21 系統弱點掃描之代理程式設計 2003
22 可重組式計算於複雜算術系統的應用---以圖形顯像為例(I)
 2002
23 系統/網路安全弱點掃描 2002
24 適用於WEB伺服器之可延伸式計算機系統設計(III)
 2002
25 無線通信應用導向 ARM-BASED內嵌式微處理器系統設計與實作(III)---子計畫II:ARM處理器指令/程式壓縮/解壓縮之設計與實作
 2001
26 適用於WEB伺服器之可延伸式計算機系統設計(II) 2001
27 ARM處理器指令/程式壓縮/解壓縮之設計與實作 2000
28 嵌入式資訊網系統之高階計算伺服器設計(I)
 2000
29 適用於Web伺服器之可延伸式計算機系統設計(I) 2000
30 內嵌式微處理器系統設計與實作---子計畫二：ARM 處理器指令/程式壓縮/解壓縮之設計與實作 2000
31 單晶片多處理機設計之研究---子計畫I：標竿程式分析、測試與效能評估
 1999
32 單晶片多處理機設計之研究---總計畫 1997
33 植基於全球資訊網的分散式應用環境 1997
34 叢集多處理機記憶體系統技術之研究 1996
35 超純量處理機及多處理機系統指令排序技術之研究 1996
36 船舶柴油引擎模擬課程規劃及系統製作---總計畫 1995
37 超純量多處理機記憶體系統之研究與設計 1995
38 電腦系統中心---超純量多處理機記憶體系統之研究與設計---總計畫 1995
39 細微平行度邏輯語言並行處理機之研究 1995
40 超純量多處理機快取記憶體資料一致性之軟體方法(I) 1994
41 超純量處理機記憶體系統之研究 1993
42 細微平行度邏輯語言並行處理機之研究 1993

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 Set Utilization Based Dynamic Shared Cache Partitioning
 2011-01-01
2 Exploiting Parallelism in the H.264 Deblocking Filter by Operation Reordering 2011-01-01
3 iAIM: An Intelligent Autonomous Instruction Memory with Branch Handling Capability 2008-01-01
4 Early Load: Hiding Load Latency in Deep Pipeline Processor 2008-01-01
5 Mechanism for Return Stack and Branch History Corrections under Misprediction in Deep Pipeline Design 2008-01-01
6 Instruction set extension generation with considering physical constraints 2007-01-01
7 Run-time reconfiguration scheduling of 3D-rendering on a reconfigurable system 2005-01-01
8 Low-power data address bus encoding method 2005-01-01
9 Low-power branch prediction 2005-01-01
10 Low-power BIBITS encoding with register relabeling for instruction bus 2005-01-01
11 A unique-order interpolative code for fast querying and space-efficient indexing in information retrieval systems 2004-01-01
12 A statistics-based approach to incrementally update inverted files 2003-01-01
13 A tree-based inverted file for fast ranked-document retrieval 2003-01-01
14 Code compression by register operand dependency 2002-01-01
15 Design of instruction stream buffer with trace support for x86 processors 2000-01-01
16 Exploiting Java bytecode parallelism by enhanced POC folding model 2000-01-01
17 Instruction folding in Java processor 1997-01-01
18 Instruction cache prefetching with extended BTB 1997-01-01
19 Register renaming for x86 superscalar design 1996-01-01
20 ANALYZING CACHE PERFORMANCE ON MULTI-STREAM EXECUTION PROCESSOR 1993-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 晚點較好：延遲和聚集固態硬碟TRIM指令與發送時機管理方法 2014
2 霍夫轉換與影像中規律排列圓形區域之偵測
 2014
3 用於HEVC可調視訊編碼中估測模式相依之像素權重畫面內預測演算法
 2013
4 應用於微流體細胞篩檢系統之即時螢光訊號處理引擎設計與實現 2013
5 利用適應性的多個快取置換策略來提高一個基址暫存器的快取的命中率 2013
6 特殊應用計算加速器設計之研究 2013
7 快取分區模式效能改進的方法
 2011
8 利用運算重排發揮H.264中去方塊濾波器的平行度
 2011
9 水文資訊監測系統的資料傳輸及控制平台改善 2010
10 藉由改變巨方塊中資料運算的順序以提升去方塊濾波器的效能
 2008
11 提早載入：在深管線處理器設計下隱藏載入使用延遲
 2008
12 以低複雜度延伸有效的指令窗以容忍資料讀取失誤延遲
 2008
13 使用類神經網路與模糊法評估分心因素對車輛駕駛行為之影響分析
 2008
14 用於區塊繪圖之階層式儲存方式設計
 2008
15 細線化前之區塊深度值測試與其對系統設計之影響
 2008
16 O2TC：利用二進制優點的高品質、低複雜度二進制材質壓縮法
 2008
17 CSX加速器應用在HPCC的效能評估
 2008
18 在自主指令記憶體的設計中採用迴圈暫存器來降低指令擷取流量
 2008
19 基於支援向量機之新生兒篩檢系統
 2007
20 低功率分支目標緩衝器
 2007
21 指令快取記憶體的電源管理-(對程式流程有感知能力的昏睡指令記憶體)
 2007
22 快取誤失類型辨認及其在動態預測快取誤失位置之用途
 2006
23 繪圖處理器之材質貼圖下有效率之材質記憶體系統設計
 2006
24 在嵌入式混合模式爪哇虛擬機器中使用多重載入/儲存指令之實驗
 2005
25 使用依區塊大小排列的分離式串列的物件配置器在垃圾蒐集環境下的尋訪之減少
 2005
26 在爪哇虛擬機器中於方法回傳時釋放堆積中區域性物件
 2005
27 考量管線時間之延伸指令集
 2005
28 可被窄寬度運算共用之單一管線資料路徑設計
 2005
29 降低傳送次數之窄匯流排編碼
 2005
30 使用分支目標暫存器協助的可存放分支及副程式的迴圈緩衝器以減少指令擷取能源消耗
 2005
31 可動態重組之材質處理單元
 2005
32 可動態重組之處理單元於頂點與像素處理
 2005
33 智慧型自主指令記憶體設計
 2005
34 針對一個固定集合的應用設計一個有效減少線路面積的可重組式硬體
 2005
35 低耗電的位址匯流排編碼方法
 2004
36 低電耗分支目標緩衝器
 2004
37 AES的變形 2004
38 由執行資料引導的草稿記憶體動態載入程式之研究
 2003
39 應用在叢集式超長指令集處理器的叢集間低成本通訊方法
 2003
40 在可重組系統中使用動態重組排程方式增加3D顯像程式的效能
 2003
41 在直接平行指令集運算架構中處理失速週期
 2003
42 在超長指令集程式壓縮上，根據利益評估建造分離式字典
 2003
43 利用指令序列特性壓縮程式碼 2002
44 以程式軌跡支援開發X86指令集處理器前端並行方式 2001
45 爪哇處理機之堆疊指令摺疊 :模型建立與實作 2001
46 在搜尋引擎內利用連結關係完成使用者設定描述 2001
47 Gamma 容錯網路的分析與設計 2001
48 具有非連續摺疊能力之爪哇堆疊運算摺疊 2001
49 資料擷取系統中使用部分媒合之轉置檔快取技術 2000
50 低耗能匯流排編碼方法 2000
51 ARM程式碼之分離式字典壓縮技術 1999
52 Architectural Support for Java Constant Pool Resolution 1999
53 超純量多重處理中推測性記憶體存取技術之研究 1999
54 高派發率X86微處理機設計與模擬技術 1999
55 Java處理機的超純量處理與指令折疊之研究 1998
56 雙層式軌跡型快取記憶體 1998
57 基於指令長度預測的高頻寬多指令擷取 1998
58 具執行軌跡支援之x86指令流緩衝器 1998
59 雙模式處理機的Java至ARM轉碼器 1998
60 以 Web 為基礎探討多廠商環境下的 SNMP 網路管理 1998
61 企業內網路移動式主機漫遊協定之研究 1998
62 虛擬網際網路協定閘之設計與實做 1997
63 X86超純量微處理機擷取器輔助單元 1997
64 具折疊功能之Java Bytecode的指令層次平行度分析 1997
65 具有位址佇列之x86超純量處理機指令擷取器設計 1997
66 依據擴充式跳躍目標緩衝區的指令快取記憶體預先提取 1996
67 Instruction Fetcher Design for an X86 Superscalar Processor 1996
68 Java處理器的指令折疊分析 1996
69 適用於高效能處理器的分支預測方法之研究 1995
70 X86超純量處理器指令擷取及解碼之研究 1995
71 多處理機模擬系統平行化之研究 1995
72 細微平行度邏輯語言並行處理之研究 1994
73 Prolog語言AND平行執行模式在多引線超純量系統下之研究 1994
74 Prolog OR平行執行模式在多引線超純量處理機下的研究 1994
75 對具一致性快取記憶體叢集多重處理機之模擬研究 1994
76 具分支預測功能X86超純量處理器內指令貯列之設計 1994
77 x86超純量處理器內暫存器重命名之研究 1994
78 資料預取在多線多處理環境下之研究 1994
79 對具分支預測功能X86超純量處理器內指令佇列之設計 1994
80 延遲無效法 -- 一個快取記憶體資料一致性軟體之方法 1993
81 以變數存活時間區段為考量基礎之暫存器配置法 1993
82 PUMTS: 一個針對 Prolog 設計之平行一致化多引線超純量處理機 1993
83 大量平行系統之近似同意問題 1993
84 超純量處理之研究 1992
85 超純量指令排程問題之研究 1991
86 平行執行循序程式的資料驅動型計算機架構 1989
87 以工作重要性或選擇性為基礎之分散式嚴密即時排程 1989
88 在超立方體分散式系統下的時鍾同步 1989
89 向量計算機多工處理之相依性迴圈切割法則 1989
90 快速傳立葉轉換向量化之研究 1989
91 連續系統模擬中叢集架構多處理機之工作指派集聚法 1989
92 排序方法向量化之研究 1989
93 超立方體MIEP系統上的CUT 及其它考慮 1989
94 Prolog處理機LISCP-Ⅱ的設計與製作 1989
95 一個具合併功能的容錯多階網路 1989
96 Design and implementation of A Prolog processor LISCP-Ⅱ 1989
97 LISCP─II：一個PROLOG語言處理機之研究與製作 1988
98 ANDROR：一個PROLOG語言AND/OR平行執行模式的研究 1988
99 CDFA--一個有管制的資料流處理機架構之設計 1988
100 CRAY X-MP 在不同儲存體系下之向量存取研究 1988
101 一個PROLOG語言處理機：LISCP-II設計上的一些考慮 1988
102 分散式計算系統上即時與容錯需求整合考慮 1988
103 分散式計算系統上工作分配之模擬鍛鍊解法 1988
104 連續系統模擬之叢集架構多處理機系統 1988
105 一個向量處理機架構的設計方法與動態結構向量暫存器的設計 1988
106 向量超級計算之動態平行指令排序與同步 1988
107 一個專為Prolog語言設計之改良型精簡指令集計算機 1987
108 Concurrent C 多處理機平行執行模式 1987
109 CRISC 指令壓縮法則的研究與實作 1987
110 一個專為 Prolog 語言設計的多處理機系統 1987
111 為 Prolog 語言設計一個有智慧型回溯功能之"或"平行執行模式 1987
112 針對 Prolog 語言而設計的一個 AND 平行執行模式之研究 1987
113 OR並行模式在超立方體MIEP架構上之實現方法 1987
114 LISCP-II原型機的研究與設計 1987
115 LISCP-II記憶體系統及其與Host介面之設計與製作 1987
116 雙運算器CRISC 設計及其並行指令執行 1987
117 變形偶角編織法－－即時超大型積體佈線資料結構技術 1987
118 CRISC 指令壓縮法則的研究與實作 1987
119 LISCP-II:一個專為Prolog語言設計之改良型精簡指令集計算機 1987
120 針對Prolog語言而設計的一個AND 平行執行模式之研究 1987
121 MIEP:一個專為Prolog語言設計之多處理機系統 1987
122 變形隅角編織法:即時超大型積體佈線資料結構技術 1987
123 以匯流排連接之多處理機系統中一致性問題之研究 1986
124 LISCP 超大型積體電路之設計與製作 第一部分 : 算術邏輯單元, 附標算子和界面線路 1986
125 LISCP 超大型積體電路之設計與製作 第二部份 : 記錄器檔案子系統與其控制單元 1986
126 LISCP 超大型積體電路之設計與製作 第二部份 : 記錄器檔案子系統與其控制單元 1986
127 LISCP 超大型積體電路之設計與製作 1986
資訊學院