1. 目前位置：
黃威

黃威 Hwang, Wei

服務單位／Department：電機學院 ／ 電子工程學系及電子研究所

著作期間／Publish Period：2002 - 2014-12-11

著作統計／Statistics

Article（26）
Patents（75）
Plan（21）
Proceedings Paper（36）
Thesis（59）

Article

序號
No.		 標題
Title		 著作日期
Date
1 Low-Temperature Bonded Cu/In Interconnect With High Thermal Stability for 3-D Integration
 2014-04-01
2 Low-Power Multiport SRAM With Cross-Point Write Word-Lines, Shared Write Bit-Lines, and Shared Write Row-Access Transistors
 2014-03-01
3 A TSV-Based Bio-Signal Package With mu-Probe Array
 2014-02-01
4 Novel Cu-to-Cu Bonding With Ti Passivation at 180 degrees C in 3-D Integration
 2013-12-01
5 A 0.33-V, 500-kHz, 3.94-mu W 40-nm 72-Kb 9T Subthreshold SRAM With Ripple Bit-Line Structure and Negative Bit-Line Write-Assist
 2012-12-01
6 Design and Iso-Area V-min Analysis of 9T Subthreshold SRAM With Bit-Interleaving Scheme in 65-nm CMOS
 2012-07-01
7 All Digital Linear Voltage Regulator for Super- to Near-Threshold Operation
 2012-06-01
8 Two-Level FIFO Buffer Design for Routers in On-Chip Interconnection Networks
 2011-11-01
9 Adaptive Power Control Technique on Power-Gated Circuitries
 2011-07-01
10 Impacts of NBTI/PBTI and Contact Resistance on Power-Gated SRAM With High-kappa Metal-Gate Devices
 2011-07-01
11 Impacts of NBTI/PBTI on Timing Control Circuits and Degradation Tolerant Design in Nanoscale CMOS SRAM
 2011-06-01
12 A 65 nm 0.165 fJ/Bit/Search 256 x 144 TCAM Macro Design for IPv6 Lookup Tables
 2011-02-01
13 Impacts of gate-oxide breakdown on power-gated SRAM
 2011-01-01
14 Low Quiescent Current Variable Output Digital Controlled Voltage Regulator 2010-01-01
15 Fully On-Chip Temperature, Process, and Voltage Sensors 2010-01-01
16 A ROBUST ULTRA-LOW POWER ASYNCHRONOUS FIFO MEMORY WITH SELF-ADAPTIVE POWER CONTROL 2008-01-01
17 IN-SITU SELF-AWARE ADAPTIVE POWER CONTROL SYSTEM WITH MULTI-MODE POWER GATING NETWORK 2008-01-01
18 A 300-mV 36-mu W Multiphase Dual Digital Clock Output Generator with Self-Calibration 2008-01-01
19 "Green" micro-architecture and circuit co-design for ternary content addressable memory 2008-01-01
20 A 5.2mW all-digital fast-lock self-calibrated multiphase delay-locked loop 2008-01-01
21 A Fully-Differential Subthreshold SRAM Cell with Auto-Compensation 2008-01-01
22 A 1.9mW portable ADPLL-based frequency synthesizer for high speed clock generation
 2007-01-01
23 Low power on-chip current monitoring medium-grained adaptive voltage control
 2007-01-01
24 A 65nm low power 2T1D embedded DRAM with leakage current reduction 2007-01-01
25 A 45nm dual-port SRAM with write and read capability enhancement at low voltage
 2007-01-01
26 A flexible two-layer external memory management for H.264/AVC decoder
 2007-01-01

Patents

序號
No.		 標題
Title		 著作日期
Date
1 具有由資料控制之電源供應的靜態隨機存取記憶體
 2014-12-11
2 靜態隨機存取記憶體胞元及其操作方法
 2014-12-01
3 次臨界多埠暫存器
 2014-09-21
4 數位式線性電壓調變器
 2014-08-11
5 具有共享位元線之１０個電晶體之二對埠靜態隨機存取記憶體
 2014-07-16
6 可容忍閘極崩毀之功率閘結構
 2014-07-01
7 依據資料動態供電之隨機存取記憶體
 2014-03-21
8 靜態隨機存取記憶體
 2014-03-16
9 靜態隨機存取記憶裝置及其位元線電壓控制電路
 2014-01-16
10 全晶片上寬工作電壓溫度製程電壓的感測系統
 2014-01-11
11 靜態隨機存取記憶體裝置
 2013-12-11
12 靜態隨機存取記憶體裝置
 2013-12-11
13 使用邏輯努力緩衝時脈偏差之方法
 2013-10-01
14 靜態隨機存取記憶體
 2013-10-01
15 以六電晶體為基礎架構之靜態隨機記憶體陣列
 2013-09-01
16 用以量測偏壓溫度效應之環形震盪器
 2013-09-01
17 太陽能電源管理裝置及其管理方法
 2013-09-01
18 三維積體電路
 2013-07-01
19 太陽能集電電源管理系統
 2013-04-21
20 具電路延遲評估機制之適應性功率控制裝置
 2013-03-01
21 電荷幫浦
 2013-01-11
22 雙埠次臨界靜態隨機存取記憶體單元
 2012-12-16
23 全數位快速鎖定自我校正多相位延遲鎖定迴路
 2012-11-11
24 用於次臨界／近臨界動態電壓與頻率調節系統之可程式化時脈產生器
 2012-09-16
25 靜態隨機存取記憶體胞元及其操作方法
 2012-09-16
26 使用邏輯努力緩衝時脈偏差之方法
 2012-07-01
27 數位式線性電壓調變器
 2012-06-01
28 可容忍閘極崩毀之功率閘結構
 2012-04-16
29 全晶片上寬工作電壓溫度製程電壓的感測系統
 2012-03-16
30 依據資料動態供電之隨機存取記憶體
 2012-03-01
31 具有由資料控制之電源供應的靜態隨機存取記憶體
 2012-01-16
32 低電能靜態隨機存取記憶體
 2012-01-16
33 三元內容可定址記憶體漏電流截斷裝置
 2011-10-01
34 具自我感知之適應性功率控制系統
 2011-10-01
35 三元內容可定址記憶體之漏電流超截斷裝置
 2011-09-21
36 電荷幫浦
 2011-09-16
37 非同步先進先出暫存器單元
 2011-09-01
38 太陽能集電電源管理系統
 2011-08-16
39 次臨界多埠暫存器
 2011-08-16
40 靜態隨機存取記憶體裝置
 2011-02-01
41 具電路延遲評估機制之適應性功率控制裝置
 2010-10-01
42 太陽能電源管理裝置及其管理方法
 2010-07-16
43 靜態隨機存取記憶體裝置
 2010-07-16
44 Dual-threshold-voltage two-port sub-threshold SRAM cell apparatus
 2010-07-08
45 全差分次臨界電壓靜態隨機存取記憶體裝置及其操作方法
 2010-07-01
46 蝴蝶式比較線結構及其搜尋方法
 2010-05-01
47 管線化架構可重組混合基底的快速傅利葉轉換處理器
 2010-04-21
48 全數位快速鎖定自我校正多相位延遲鎖定迴路
 2010-04-01
49 內儲存無關項控制之階層式搜尋線
 2010-03-11
50 三元內容可定址記憶體漏電流截斷裝置
 2009-07-01
51 三元內容可定址記憶體之漏電流超截斷裝置
 2009-07-01
52 Leakage current cut-off device for ternary content addressable memory
 2009-06-25
53 Super leakage current cut-off device for ternary content addressable memory
 2009-06-25
54 SELF-AWARE ADAPTIVE POWER CONTROL SYSTEM AND A METHOD FOR DETERMINING THE CIRCUIT STATE
 2009-06-18
55 具自我感知之適應性功率控制系統與判別電路運作狀態的方法
 2009-06-16
56 單端多埠之儲存裝置 2009-05-01
57 時脈切換電路
 2008-10-21
58 蝴蝶式比較線結構及其搜循方法
 2008-08-01
59 內儲存無關項控制之階層式搜循線
 2008-08-01
60 BUTTERFLY MATCH-LINE STRUCTURE AND SEARCH METHOD IMPLEMENTED THEREBY
 2008-07-24
61 STORED DON'T-CARE BASED HIERARCHICAL SEARCH-LINE SCHEME
 2008-07-24
62 管線化架構可重組混合基底的快速傅利葉轉換處理器
 2008-07-01
63 Pipeline-based reconfigurable mixed-radix FFT processor
 2008-06-26
64 互斥狀態保持器（XOR-based　conditional　keeper）及其應用於比對線（match　line）架構
 2008-04-11
65 Clock switching circuit
 2007-07-05
66 時脈切換電路
 2007-07-01
67 XOR-based conditional keeper and an architecture implementing its application to match lines
 2007-05-10
68 Asynchronous first-in first-out cell
 2007-05-03
69 互斥狀態保持器（XOR-based　conditional　keeper）及其應用於比對線（match　line）架構
 2007-05-01
70 非同步先進先出暫存器單元
 2007-05-01
71 隨機存取記憶體陣列結構
 2006-08-21
72 具有資料保存以及中間模式之電源閘結構
 2006-08-11
73 隨機存取記憶體陣列結構
 2006-06-16
74 具有資料保存以及中間模式之電源閘結構
 2006-06-16
75 Power gating structure having data retention and intermediate modes
 2006-06-08

Plan

序號
No.		 標題
Title		 著作日期
Date
1 應用於物聯網資料存取之具能源效益高頻寬記憶體及加寬匯流排介面( I ) 2014
2 應用於立體視訊之智慧型通訊系統研究---子計畫五：應用於立體視訊之智慧型通訊系統中系統記憶體設計與電路實現( III ) 2013
3 應用於立體視訊之智慧型通訊系統研究-子計畫五：應用於立體視訊之智慧型通訊系統中系統記憶體設計與電路實現( II ) 2012
4 應用於立體視訊之智慧型通訊系統研究-子計畫五：應用於立體視訊之智慧型通訊系統中系統記憶體設計與電路實現( I ) 2011
5 應用於多視角立體視訊之多核心節能智慧超微型通訊系統研究---子計畫二：以記憶儲存為重心之晶內資料傳輸應用於節能效益之多核心系統(I) 2010
6 適用於無線視訊娛樂之多系統融合及節能技術---總計畫(III) 2009
7 適用於無線視訊娛樂之多系統融合及節能技術---子計畫一：適用於多核心之低功率隨選記憶體系統(III) 2009
8 適用於無線視訊娛樂之多系統融合及節能技術---總計畫(II) 2008
9 適用於無線視訊娛樂之多系統融合及節能技術---子計畫一：適用於多核心之低功率隨選記憶體系統(II) 2008
10 晶片系統國家型科技計畫辦公室維運計畫
 2007
11 適用於無線視訊娛樂之多系統融合及節能技術---子計畫一：適用於多核心之低功率隨選記憶體系統(I) 2007
12 適用於無線視訊娛樂之多系統融合及節能技術---總計畫(I) 2007
13 e-Home核心技術之研究---子計畫一：e-Home伺服器之系統記憶體設計與電路實現(III) 2006
14 e-Home核心技術之研究---總計畫(III) 2006
15 MEPG-4/21 SoC設計及新世代行動通訊之研究-子計畫一：應用於多媒體晶片系統之低電壓高頻寬嵌入式記憶體(III) 2005
16 e-Home核心技術之研究-總計畫(II) 2005
17 e-Home核心技術之研究-子計畫一：e-Home伺服器之系統記憶體設計與電路實現(II) 2005
18 MEPG-4/21 SoC設計及新世代行動通訊之研究-子計畫一：應用於多媒體晶片系統之低電壓高頻寬嵌入式記憶體(II) 2004
19 E-Home核心技術之研究---總計畫(I) 2004
20 E-Home核心技術之研究---子計畫一E-Home伺服器之系統記憶體設計與電路實現(I) 2004
21 MEPG-4/21 SoC設計及新世代行動通訊之研究---子計畫I：應用於多媒體晶片系統之低電壓高頻寬嵌入式記憶體(I)
 2003

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 Low Temperature (< 180 degrees C) Bonding for 3D Integration 2013-01-01
2 Near-/Sub-V-th Process, Voltage, and Temperature (PVT) Sensors with Dynamic Voltage Selection 2013-01-01
3 A 40nm 1.0Mb Pipeline 6T SRAM with Variation-Tolerant Step-Up Word-Line and Adaptive Data-Aware Write-Assist 2013-01-01
4 Low Temperature (< 180 degrees C) Wafer-level and Chip-level In-to-Cu and Cu-to-Cu Bonding for 3D Integration 2013-01-01
5 Multi-Layer Adaptive Power Management Architecture for TSV 3DIC Applications 2013-01-01
6 Area-Power-Efficient 11-Bit SAR ADC with Delay-Line Enhanced Tuning for Neural Sensing Applications 2013-01-01
7 Substrate Noise Suppression Technique for Power Integrity of TSV 3D Integration 2012-01-01
8 High-Performance 0.6V V-MIN 55nm 1.0Mb 6T SRAM with Adaptive BL Bleeder 2012-01-01
9 Investigation of ICP Parameters for Smooth TSVs and Following Cu Plating Process in 3D Integration 2012-01-01
10 Micro-masking Removal of TSV and Cavity during ICP Etching Using Parameter Control in 3D and MEMS Integrations 2012-01-01
11 On-Demand Memory Sub-System for Multi-Core SaCs 2011-01-01
12 An Energy-Efficient 10T SRAM-based FIFO Memory Operating in Near-/Sub-threshold Regions 2011-01-01
13 A High-Performance Low V(MIN) 55nm 512Kb Disturb-Free 8T SRAM with Adaptive VVSS Control 2011-01-01
14 Logical Effort Models with Voltage and Temperature Extensions in Super-/Near-/Sub-threshold Regions 2011-01-01
15 Impacts of NBTI on SRAM Array with Power Gating Structure 2009-01-01
16 A 2.1-mu W 0.3V-1.0V Wide Locking Range Multiphase DLL Using Self-Estimated SAR Algorithm 2009-01-01
17 An Adaptive Congestion-Aware Routing Algorithm for Mesh Network-on-Chip Platform 2009-01-01
18 Impacts of NBTI and PBTI on Power-Gated SRAM with High-k Metal-Gate Devices 2009-01-01
19 Impact of Gate-Oxide Breakdown on Power-Gated SRAM 2009-01-01
20 Impacts of Contact Resistance and NBTI/PBTI on SRAM with High-kappa Metal-Gate Devices
 2009-01-01
21 A MICRO-WATT MULTI-PORT REGISTER FILE WITH WIDE OPERATING VOLTAGE RANGE
 2009-01-01
22 TIMING CONTROL DEGRADATION AND NBTI/PBTI TOLERANT DESIGN FOR WRITE-REPLICA CIRCUIT IN NANOSCALE CMOS SRAM 2009-01-01
23 A controllable low-power dual-port embedded SRAM for DSP processor 2008-01-01
24 Design of memory sub-system in H.264/AVC decoder 2007-01-01
25 Low power and reliable interconnection with self-corrected green coding scheme for network-on-chip 2007-01-01
26 Power gating technique for embedded pseudo SRAM
 2007-01-01
27 A 256x128 energy-efficient TCAM with novel low power schemes
 2007-01-01
28 A noise-tolerant matchline scheme with XOR-based conditional keeper for energy-efficient TCAM 2006-01-01
29 2-l.evel FIFO architecture design for switch fabrics in network-on-chip 2006-01-01
30 A 1.7mW all digital phase-locked loop with new gain generator and low power DCO 2006-01-01
31 On-chip DC-DC converter with frequency detector for dynamic voltage scaling technology 2006-01-01
32 Low power pre-comparison scheme for NOR-type 10T content addressable memory 2006-01-01
33 A low-power reconfigurable mixed-radix FFT/IFFT processor 2006-01-01
34 Noise-tolerant XOR-based conditional keeper for high fan-in dynamic circuits 2005-01-01
35 Distributed data-retention power Gating techniques for column and row co-controlled embedded SRAM 2005-01-01
36 New trends in low power SoC design technologies 2003-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 應用於高密度神經元感測之11位元低電壓面積與功耗最佳化之類比數位轉換器 2014
2 應用於低功率事件驅動感知平台之超低電壓全數位操控線性穩壓器 2014
3 應用於多通道神經感測之可配置小波離散轉換 2013
4 具製程、溫度感測器之熱效能管理應用在矽穿孔三維整合 2013
5 快速獨立成份分析於多重氣體感測器應用之低功耗演算法暨架構共同設計 2013
6 實現在40奈米製程下可操縱在低電壓的四讀四寫多執行序暫存器叢集設計 2012
7 可用於低電壓動態電壓與頻率調節系統之多相時脈設計與電壓準位轉換設計
 2012
8 實現在40奈米製程下可應用於IP位址搜尋之高能源效益三態內容可定址記憶體電路設計 2012
9 應用於神經感測之面積與功耗最佳化11位元延遲線輔助之循序漸進式類比數位轉換器 2012
10 應用於三維立體高畫質影像之三維動態記憶體 堆疊模型建造及管理單元 2012
11 低功率多埠靜態隨機存取記憶體設計：寫入與讀取改善技術 2012
12 具抗製程、電壓、溫度變異之超低電壓數位操控穩壓器應用於超低功率動態調節電壓頻率系統 2012
13 高可靠度奈米級靜態隨機存取記憶體設計： 可靠度分析與改善技術 2011
14 適用於高能源效率晶片之可感知變異超低電壓設計
 2011
15 用於矽穿孔之三維積體電路完整電源供應之分析
 2011
16 實現在40奈米製程技術下可操縱在低操縱電壓的512Kb 8T靜態隨機存取記憶體
 2011
17 近/次臨界靜態隨機存取記憶體為基礎的先進先出記憶體設計於近身無線網路的設計和實作
 2011
18 超低動態電壓基於頻率比之製程、電壓、溫度感測器與其應用
 2011
19 基於漢明差值與觸動計數模型之差分能量分析與實作-以AES晶片為例
 2010
20 應用於多核心系統晶片之節能晶內資料傳輸－以記憶儲存為重心
 2010
21 適用於二維及矽穿孔三維積體電路之適應性功率管理設計 2010
22 應用於無線影像娛樂系統之以記憶體為重心的晶內互聯網路
 2009
23 應用於太陽能之高效率的電源管理系統
 2009
24 應用於微瓦特動態電壓與頻率調節系統設計中近/次臨界電壓具製程電壓溫度能力之感測器
 2009
25 應用於無線影像娛樂系統的隨選記憶體系統
 2009
26 可用於工作在次臨界╱近臨界電壓區間綠色節能科技之製程、電壓、溫度高適應性超低電壓時脈系統設計
 2009
27 用於矽穿孔之三維積體電路完整電源供應之分析
 2009
28 極低功率次/近臨界靜態隨機存取記憶體設計於動態電源調整先進先出記憶體 2009
29 低功率時間共享多線程暫存器
 2008
30 低功率正反器之設計應用於晶片網路以及維特比解碼器
 2008
31 低功率8T靜態隨機存取記憶體和次臨界多埠暫存器的設計與實現
 2008
32 全數位寬電壓範圍寬頻率範圍延遲鎖定迴路時脈產生器設計
 2008
33 具有寫入輔助電路的穩健低功率靜態隨機存取記憶體
 2008
34 穩健次臨界靜態隨機存取記憶體與超低功率先進先出記憶體設計
 2007
35 應用於太陽能之有效率的電源管理系統
 2007
36 動態調整頻率產生器與能量效率最佳化單位應用在太陽能電源管理系統
 2007
37 An All-Digital Fast-Lock Self-Calibrated Multiphase DLL
 2007
38 應用於晶片網路之低功率高可靠度傳輸架構基於自我更正節能編碼技術和自我校準電壓調整技巧
 2007
39 高速磁滯電壓轉換器之漣波電壓改善
 2007
40 適應性電壓調變應用於離散餘弦轉換
 2007
41 超低功率高面積使用率全數位鎖相迴路頻率合成器
 2006
42 以1.95奈米閘極厚度之65奈米互補式金屬氧化半導體元件實現之具可靠度及容許高壓輸入之雙電源輸出輸入介面電路設計
 2006
43 低功率三態內容可定址式記憶體陣列與電路設計
 2006
44 內建抖動測試之低功率全數位鎖相迴路 2005
45 主動矩陣式有機發光二極體驅動電路使用時間比例灰階技術之研究
 2005
46 適用於高速時脈產生之低功率全數位式頻率合成器
 2005
47 低功率預先比對之內容可定址記憶體電路和轉換後備緩衝器之設計
 2005
48 閘極二極體增益單元應用於低功率擬似靜態記憶體設計 2005
49 應用於IPv6位址搜尋之高能源效應內容可定址記憶體電路設計
 2005
50 具能量察覺管線化架構可重組混合基底的快速傅利葉轉換處理器設計
 2005
51 適用於H.264解碼器的可調式雙層外部記憶體管理器
 2005
52 動態頻率動態電壓管理器之設計應用於能量察覺的快速傅利葉轉換處理器 2004
53 高速低功率乘-累加器微架構與電路設計
 2004
54 低功率正反器與可重置的先進先出暫存器設計
 2004
55 整體非同步局部同步系統之介面電路設計及其應用於快速傅利葉轉換架構 2004
56 利用電源閘與互斥或邏輯閘保持器技術之高能源效應內容可定址記憶體電路設計 2004
57 晶片上具有頻率偵測功能的直流/直流轉換器以及應用於可重複組態的乘法累加器之設計 2004
58 利用動態基體偏壓與電源閘技術之低功率設計
 2003
59 適於數位訊號處理器之低功率多存取埠多存取埠設計 2002
電機學院