1. 目前位置：
李毅郎

李毅郎 Li, Yih-Lang

電子郵件／E-mail：ylli@cis.nctu.edu.tw

服務單位／Department：資訊學院 ／ 資訊工程學系

著作期間／Publish Period：1980 - 2014-04-01

著作統計／Statistics

Article（15）
Books（1）
Digital Courses（1）
Plan（20）
Proceedings Paper（17）
Thesis（50）

Article

序號
No.		 標題
Title		 著作日期
Date
1 Optimizing the Antenna Area and Separators in Layer Assignment of Multilayer Global Routing
 2014-04-01
2 Minimizing Critical Area on Grid less Wire Ordering, Sizing and Spacing 2014-01-01
3 NCTU-GR 2.0: Multithreaded Collision-Aware Global Routing with Bounded-Length Maze Routing
 2013-05-01
4 NCTU-GR: Efficient Simulated Evolution-Based Rerouting and Congestion-Relaxed Layer Assignment on 3-D Global Routing
 2012-03-01
5 Critical-Trunk-Based Obstacle-Avoiding Rectilinear Steiner Tree Routings and Buffer Insertion for Delay and Slack Optimization
 2011-09-01
6 A Gridless Routing System with Nonslicing Floorplanning-Based Crosstalk Reduction on Gridless Track Assignment
 2011-03-01
7 Temperature-Dependent Electroluminescence Efficiency in Blue InGaN-GaN Light-Emitting Diodes With Different Well Widths
 2010-02-15
8 Minimizing Clock Latency Range in Robust Clock Tree Synthesis 2010-01-01
9 Dead Via Minimization by Simultaneous Routing and Redundant Via Insertion 2010-01-01
10 Minimum Shield Insertion on Full-Chip RLC Crosstalk Budgeting Routing
 2009-03-01
11 Critical-Trunk Based Obstacle-Avoiding Rectilinear Steiner Tree Routings for Delay and Slack Optimization 2009-01-01
12 Efficient Simulated Evolution Based Rerouting and Congestion-Relaxed Layer Assignment on 3-D Global Routing 2009-01-01
13 Topology-Driven Cell Layout Migration with Collinear Constraints
 2009-01-01
14 Parallel solution of large-scale elgenvalue. problem for master equation in protein folding dynamics
 2008-05-01
15 An efficient tile-based ECO router using routing graph reduction and enhanced global routing flow
 2007-02-01

Books

序號
No.		 標題
Title		 著作日期
Date
1 國立交通大學資訊工程學系李毅郎教師升等送審著作論文集 2009

Digital Courses

序號
No.		 標題
Title		 著作日期
Date
1 計算機組織
 2011

Plan

序號
No.		 標題
Title		 著作日期
Date
1 以資料分析為導向之新型態電子設計自動化研究---總計畫暨子計畫三：利用特徵擷取技術應用於電路與佈局層級的智慧型電路表示法( I ) 2014
2 考慮能產生友善三重曝光樣形以及平衡光罩密度的非點格式細部繞線器 2014
3 平行運算電子設計自動化技術研究---子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( III ) 2013
4 平行運算電子設計自動化技術研究-子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究(2/3) 2012
5 平行運算電子設計自動化技術研究-子計畫三：在圖形處理單元平台上針對繞線演算法的平行化最佳化研究( I ) 2011
6 針對3D整合之電子設計自動化技術開發---子計畫二：三維電路整合之實體設計系統(II) 2010
7 後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(III) 2010
8 後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(II) 2009
9 針對3D整合之電子設計自動化技術開發---子計畫二：三維電路整合之實體設計系統(I) 2009
10 後次微米時代新興電子設計自動化技術之研究---子計畫五：考慮可製造化、可靠度與良率的繞線系統(I) 2008
11 先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(III) 2008
12 單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(III) 2007
13 先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(II) 2007
14 先進製程技術之設計與可靠度提昇研究---子計畫一：考慮串擾效應與光學臨近更正的可靠性連線最佳化(I) 2006
15 單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(II) 2006
16 單晶片系統驗證之核心技術開發-子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(I) 2005
17 低功率系統之設計及自動化-子計畫八：針對低功率設計考慮RLC藕合效應的連線最佳化(III) 2005
18 低功率系統之設計及自動化-子計畫八：針對低功率設計考慮RLC藕合效應的連線最佳化(II) 2004
19 系統晶片後端設計變更之繞線研究
 2003
20 低功率系統之設計及自動化---子計畫VIII：針對低功率設計考慮RLC藕合效應的連線最佳化(I)
 2003

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 Routing Congestion Estimation with Real Design Constraints 2013-01-01
2 Optimization of Placement Solutions for Routability 2013-01-01
3 Optimizing the Antenna Area and Separators in Layer Assignment of Multi-Layer Global Routing 2012-01-01
4 Topology-Aware Buffer Insertion and GPU-Based Massively Parallel Rerouting for ECO Timing Optimization 2012-01-01
5 TRIAD: A Triple Patterning Lithography Aware Detailed Router 2012-01-01
6 Opening: Introduction to CAD Contest at ICCAD 2012 CAD Contest 2012-01-01
7 A Fast Maze-Free Routing Congestion Estimator With Hybrid Unilateral Monotonic Routing 2012-01-01
8 Gridless Wire Ordering, Sizing and Spacing with Critical Area Minimization 2011-01-01
9 Negotiation-Based Layer Assignment for Via Count and Via Overflow Minimization 2011-01-01
10 High-Quality Global Routing for Multiple Dynamic Supply Voltage Designs 2011-01-01
11 Intelligent optical proximity correction using genetic algorithm with model- and rule-based approaches
 2009-03-01
12 Electronic design automation using a unified optimization framework
 2008-12-15
13 Design optimization of a current mirror amplifier integrated circuit using a computational statistics technique
 2008-12-15
14 Non-Slicing Floorplanning-Based Crosstalk Reduction on Gridless Track Assignment for a Gridless Routing System with Fast Pseudo-Tile Extraction 2008-01-01
15 Minimum shield insertion on full-chip RLC crosstalk budgeting routing 2008-01-01
16 NEMO: A new implicit-connection-graph-based gridless router with multilayer planes and pseudo tile propagation
 2007-04-01
17 A simulation-based hybrid optimization technique for low noise amplifier design automation 2007-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 結合Prüfer編碼的高性能及可擴展的子電路辨識方法 2014
2 考慮電晶體打摺的先進製程標準電路佈局自動產生器 2014
3 減少橋式錯誤的全域繞線與線軌指派法 2014
4 使用HUM技術的奈米製程先進細部繞線 2014
5 考慮嵌入不同大小之緩衝器的時鐘樹合成 2013
6 在後擺放器階段對繞線優化器所作的調查 2013
7 探討如何加速以半周長導線長度為導向之力導向擺置器 2013
8 用於晶片繞線設計的無網格繞線器之研究 2013
9 在奈米設計繞線中針對效率,可製造性與良率的最佳化 2012
10 用於擺置繞線流程的可繞度和效能最佳化技術
 2012
11 考量三重曝光微影技術及平衡光罩密度的非點格式細部繞線方法 2012
12 於異質平行化平台之現代廣域繞線設計 2012
13 考慮設計階層之可繞度導向平面擺置器 2012
14 使用Prüfer序列的佈局編碼技術的精準快速之製程熱點偵測技術 2012
15 基於 EstiNet 以及 OpenStack 建立一個用於連線遊戲程式開發的網路測試平台 2012
16 高品質多層障礙物排除之直角史坦那樹之建置 2011
17 運用限位緩衝之表現導向避開障礙繞線樹 2011
18 為了工程變更時序最佳化的考慮拓樸的重新繞線
 2010
19 考慮單元切換時間之基於叢集法以有效配置去耦合電容使供電干擾最小化 2010
20 使用基於迷宮繞線法之多位元正反器合成技術降低時脈功率 2010
21 GPU平台下的高度平行化繞線演算法與其應用 2010
22 X86平台上EDA工具之耗電與效能量化分析 2010
23 考慮降低臨界面積的無格點線軌繞線與層指派 2009
24 整合訊號矽穿孔與三維積體電路之全域繞線去改善線長與溢出 2009
25 KDL: 應用群聚法考慮時脈限制的結構化特定應用積體電路配置器 2009
26 以階層為基礎插入緩衝器的時鐘樹合成 2009
27 在多核心平台上執行之多執行緒廣域佈線法 2009
28 以區域為基礎的整數線性規劃軌道繞線
 2009
29 ㄧ個用艾蒙延遲模組的時序驅動工程變更繞線器 2008
30 考慮冗餘接點之電路線軌指派法
 2008
31 以電路重新配置改進全域繞線器的可繞度和線長
 2008
32 在奈米製程下考慮冗餘接點以及保持佈局拓樸原樣的電路遷移自動化技術 2008
33 考慮電路延遲與障礙物迴避之直角史坦那樹建構法
 2007
34 統合性的最佳化理論與架構在電子設計自動化應用之研究
 2007
35 發展及整合一個以尼摩繞線器為核心的繞線軟體工具
 2007
36 線段移動及鏡相繞線技術應用於全域繞線器
 2007
37 探討B*-tree在非點格式軌道繞線中的應用 2006
38 透過標識障礙物邊界快速產生虛擬方塊以加速尼摩非點格式繞線器 2006
39 Dory: 一個簡單但是有效的廣域佈線器 2006
40 空間利用率及電磁干擾考量的電路線軌指派演算法
 2005
41 Crosstalk-driven and RLC-bounded track assignment algorithms
 2005
42 細部繞線之前的一個電阻電感電容串擾界限設計流程
 2005
43 最小交點式的量子點細胞元自動化布局合成
 2005
44 尼摩: 一個新的以隱性連通圖為基礎並使用虛擬瓦磚傳播的多層非格子繞線器 2005
45 有效率的方塊式繞線器使用繞線圖形簡化法
 2005
46 考慮保持佈局拓撲原樣的超大型積體電路製程遷移自動化技術 2005
47 改良式以邊為基礎元件製程遷移 2005
48 有效率的系統晶片後端設計變更方塊式繞線器
 2004
49 為提供VLSI系統設計而設計建立之PLA 簡化器及產生器 1982
50 以微處理機為基礎之數值控制切割機 1980
資訊學院