1. 目前位置：
陳宏明

陳宏明 Chen, Hung-Ming

電子郵件／E-mail：hmchen@mail.nctu.edu.tw

服務單位／Department：電機學院 ／ 電子工程學系及電子研究所

著作期間／Publish Period：1980 - 2014-09-01

著作統計／Statistics

Article（58）
Books（2）
Others（1）
Patents（8）
Plan（25）
Proceedings Paper（27）
Thesis（111）

Article

序號
No.		 標題
Title		 著作日期
Date
1 Ultrahigh Sensitivity Self-Amplification Phototransistor Achieved by Automatic Energy Band Lowering Behavior 2014-09-01
2 Fast Thermal Aware Placement With Accurate Thermal Analysis Based on Green Function
 2014-06-01
3 On the Origin of Anomalous OffCurrent Under Hot Carrier Stress in p-Channel DDDMOS Transistors With STI Structure
 2014-06-01
4 ITO-free inverted polymer solar cell on metal substrate with top-illumination
 2014-01-01
5 High-k shallow traps observed by charge pumping with varying discharging times
 2013-11-07
6 Abnormal threshold voltage shift under hot carrier stress in Ti1-xNx/HfO2 p-channel metal-oxide-semiconductor field-effect transistors
 2013-09-28
7 Board- and Chip-Aware Package Wire Planning
 2013-08-01
8 Abnormal sub-threshold swing degradation under dynamic hot carrier stress in HfO2/TiN n-channel metal-oxide-semiconductor field-effect-transistors
 2013-07-08
9 Agglomerative-Based Flip-Flop Merging and Relocation for Signal Wirelength and Clock Tree Optimization
 2013-07-01
10 Package routability- and IR-drop-aware finger/pad planning for single chip and stacking IC designs
 2013-06-01
11 Escaped Boundary Pins Routing for High-Speed Boards
 2013-03-01
12 A Study of Row-Based Area-Array I/O Design Planning in Concurrent Chip-Package Design Flow
 2013-03-01
13 Hole injection-reduced hot carrier degradation in n-channel metal-oxide-semiconductor field-effect-transistors with high-k gate dielectric
 2013-02-18
14 Impact of strain on gate-induced floating body effect for partially depleted silicon-on-insulator p-type metal-oxide-semiconductor-field-effect-transistors
 2013-01-15
15 Investigation of extra traps measured by charge pumping technique in high voltage zone in p-channel metal-oxide-semiconductor field-effect transistors with HfO2/metal gate stacks
 2013-01-07
16 Investigation of an anomalous hump in gate current after negative-bias temperature-instability in HfO2/metal gate p-channel metal-oxide-semiconductor field-effect transistors
 2013-01-07
17 Investigation of Lateral Trap Position by Random Telegraph Signal Analysis in Moderate Inversion in n-Channel MOSFETs
 2013-01-01
18 Anomalous Gate Current Hump after Dynamic Negative Bias Stress and Negative-Bias Temperature-Instability in p-MOSFETs with HfxZr1-xO2 and HfO2/Metal Gate Stacks
 2013-01-01
19 Analysis of anomalous traps measured by charge pumping technique in HfO2/metal gate n-channel metal-oxide-semiconductor field-effect transistors
 2012-12-03
20 Efficacy verification and microscopic observations of an anticancer peptide, CB1a, on single lung cancer cell
 2012-12-01
21 Chip-based protein-protein interaction studied by atomic force microscopy
 2012-10-01
22 Abnormal interface state generation under positive bias stress in TiN/HfO2 p-channel metal-oxide-semiconductor field effect transistors
 2012-09-24
23 Theoretical study of oscillatory phenomena in a horizontal closed-loop pulsating heat pipe with asymmetrical arrayed minichannel
 2012-08-01
24 Plasmon Inducing Effects for Enhanced Photoelectrochemical Water Splitting: X-ray Absorption Approach to Electronic Structures
 2012-08-01
25 Charge trapping induced drain-induced-barrier-lowering in HfO2/TiN p-channel metal-oxide-semiconductor-field-effect-transistors under hot carrier stress
 2012-04-09
26 A SCALABLE ROUTING FOR DELAY-TOLERANT HETEROGENEOUS NETWORKS 2012-01-01
27 Hot Carrier Effect on Gate-Induced Drain Leakage Current in n-MOSFETs with HfO2/Ti1-xNx Gate Stacks 2012-01-01
28 Charge trapping induced frequency-dependence degradation in n-MOSFETs with high-k/metal gate stacks
 2011-12-30
29 A Generic Multi-Dimensional Scan-Control Scheme for Test-Cost Reduction
 2011-11-01
30 Hot carrier effect on gate-induced drain leakage current in high-k/metal gate n-channel metal-oxide-semiconductor field-effect transistors
 2011-07-04
31 Efficient Package Pin-Out Planning With System Interconnects Optimization for Package-Board Codesign
 2011-05-01
32 Impact of static and dynamic stress on threshold voltage instability in high-k/metal gate n-channel metal-oxide-semiconductor field-effect transistors
 2011-02-28
33 Design Planning with 3D-Via Optimization in Alternative Stacking Integrated Circuits
 2011-01-01
34 On Reducing Test Power and Test Volume by Selective Pattern Compression Schemes
 2010-08-01
35 Effects of static magnetic fields on the development and aging of Caenorhabditis elegans
 2010-06-15
36 On Reducing Test Power, Volume and Routing Cost by Chain Reordering and Test Compression Techniques
 2010-03-01
37 ESD Avoiding Circuits for Solving OTP Memory Falsely Programmed Issues
 2010-01-01
38 Technology Mapping with Crosstalk Noise Avoidance 2010-01-01
39 Performance-Constrained Voltage Assignment in Multiple Supply Voltage SoC Floorplanning
 2009-12-01
40 Fast Flip-Chip Pin-Out Designation Respin for Package-Board Codesign
 2009-08-01
41 Thermostability of the N-Terminal RNA-Binding Domain of the SARS-CoV Nucleocapsid Protein: Experiments and Numerical Simulations
 2009-03-04
42 A Stochastic-Based Efficient Critical Area Extractor on Open Access Platform 2009-01-01
43 Effective Decap Insertion in Area-Array SoC Floorplan Design
 2008-09-01
44 Compact dimension of denatured states of staphylococcal nuclease
 2008-08-15
45 Effect of LiClO4 on the thermal and morphological properties of organic/inorganic polymer hybrids
 2008-08-11
46 Strained CMOS devices with shallow-trench-isolation stress buffer layers
 2008-04-01
47 Accurate prediction of enzyme subfamily class using an adaptive fuzzy k-nearest neighbor method
 2007-09-01
48 SODOCK: Swarm optimization for highly flexible protein-ligand docking
 2007-01-30
49 I/O clustering in design cost and performance optimization for flip-chip design
 2006-11-01
50 Interpretable gene expression classifier with an accurate and compact fuzzy rule base for microarray data analysis
 2006-09-01
51 Design of nearest neighbor classifiers: multi-objective approach
 2005-07-01
52 Simultaneous power supply planning and noise avoidance in floorplan design
 2005-04-01
53 Yellow luminescence in n-type GaN epitaxial films 1997-09-15
54 Persistent photoconductivity in n-type GaN 1997-07-15
55 MODE DESCRIPTION OF ROUTES TO CHAOS IN EXTERNAL-CAVITY COUPLED SEMICONDUCTOR-LASERS
 1994-08-01
56 INTERACTIONS BETWEEN AL-1 WT-PERCENT SI THIN-FILM AND W-TI BARRIER LAYER 1994-05-15
57 INSTABILITY IN SURFACE EMITTING LASERS DUE TO EXTERNAL OPTICAL FEEDBACK 1993-01-01
58 THE EFFECT OF SI AND CU ON THE INTERACTIONS BETWEEN AL FILMS AND A TIW BARRIER LAYER 1992-10-01

Books

序號
No.		 標題
Title		 著作日期
Date
1 國立交通大學電子工程學系陳宏明教師升等送審著作論文集 2011
2 國立交通大學電子工程學系陳宏明教師升等送審著作論文集 2008

Others

序號
No.		 標題
Title		 著作日期
Date
1 DECISION-PROCESSES AND INFORMATION 1989-01-01

Patents

序號
No.		 標題
Title		 著作日期
Date
1 三維積體電路
 2014-07-01
2 三維積體電路的靜電放電防護結構
 2013-11-21
3 立體積體電路裝置
 2013-07-16
4 應用於晶片封裝與電路板共同設計之晶片接腳指定設計方法及其程式產品
 2013-06-21
5 三維積體電路的靜電放電防護結構
 2012-07-01
6 Pin-out Designation Method for Package-Board Codesign
 2011-04-21
7 應用於晶片封裝與電路板共同設計之晶片接腳指定設計方法及其程式產品
 2011-01-01
8 測試資料之鏈路架構
 2009-12-16

Plan

序號
No.		 標題
Title		 著作日期
Date
1 針對大型微流體生物晶片之設計自動化技術研發---子計畫二：生物微流體晶片之繞線自動化與設計整合研究( I ) 2014
2 以資料分析為導向之新型態電子設計自動化研究---子計畫二：透過定制集群和學習的數據路徑辨識與擺放研究( I ) 2014
3 平行運算電子設計自動化技術研究---總計畫暨子計畫二：混合電路擺放平行分散最佳化研究( III ) 2013
4 平行運算電子設計自動化技術研究-總計畫暨子計畫二：混合電路擺放平行分散最佳化研究(2/3) 2012
5 平行運算電子設計自動化技術研究-總計畫( I ) 2011
6 平行運算電子設計自動化技術研究-子計畫二：混合電路擺放平行分散最佳化研究( I ) 2011
7 針對3D整合之電子設計自動化技術開發---子計畫四：立體堆疊晶片與系統級構裝之設計最佳化研究(II)
 2010
8 針對3D整合之電子設計自動化技術開發---總計畫(II)
 2010
9 ㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法
 2010
10 針對3D整合之電子設計自動化技術開發---總計畫(I) 2009
11 ㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法
 2009
12 針對3D整合之電子設計自動化技術開發---子計畫四：立體堆疊晶片與系統級構裝之設計最佳化研究(I) 2009
13 先進製程技術之設計與可靠度提昇研究---子計畫三：在後佈局與測試設計所使用之良率改善技術研究(III)
 2008
14 先進製程技術之設計與可靠度提昇研究---總計畫(III) 2008
15 ㄧ個全新的晶片-封裝-印刷電路板共同設計與共同最佳化方法 2008
16 先進製程技術之設計與可靠度提昇研究---子計畫三：在後佈局與測試設計所使用之良率改善技術研究(II) 2007
17 先進製程技術之設計與可靠度提昇研究---總計畫(II) 2007
18 先進製程技術之設計與可靠度提昇研究---子計畫三：在後佈局與測試設計所使用之良率改善技術研究(I) 2006
19 先進製程技術之設計與可靠度提昇研究---總計畫(I) 2006
20 e-Home核心技術之研究---子計畫六：系統單晶片電壓供應規劃與干擾消除之平面放置相關設計(III) 2006
21 e-Home核心技術之研究-子計畫六：系統單晶片電壓供應規劃與干擾消除之平面放置相關設計(II) 2005
22 低功率系統之設計及自動化-子計畫七：積極低功率最佳化下之平面規劃(III)
 2005
23 E-Home核心技術之研究---子計畫六系統單晶片電壓供應規劃與干擾消除之平面放置相關設計(I)
 2004
24 低功率系統之設計及自動化-子計畫七：積極低功率最佳化下之平面規劃(II)
 2004
25 低功率系統之設計及自動化---子計畫VII：積極低功率最佳化下之平面規劃(I)
 2003

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 Efficient Analog Layout Prototyping by Layout Reuse with Routing Preservation 2013-01-01
2 On Constructing Low Power and Robust Clock Tree via Slew Budgeting 2012-01-01
3 A Fast Thermal Aware Placement with Accurate Thermal Analysis Based on Green Function 2012-01-01
4 Hierarchical Power Network Synthesis for Multiple Power Domain Designs 2012-01-01
5 Configurable Analog Routing Methodology via Technology and Design Constraint Unification 2012-01-01
6 Mixed Non-Rectangular Block Packing for Non-Manhattan Layout Architectures 2011-01-01
7 Clock Planning for Multi-Voltage and Multi-Mode Designs 2011-01-01
8 Row-Based Area-Array I/O Design Planning in Concurrent Chip-Package Design Flow 2011-01-01
9 Fast Analog Layout Prototyping for Nanometer Design Migration 2011-01-01
10 TSV-Based 3D-IC Placement for Timing Optimization 2011-01-01
11 Using electroless plating Cu technology for TFT-LCD application
 2010-11-25
12 On Distinguishing Process Corners for Yield Enhancement in Memory Compiler Generated SRAM
 2009-01-01
13 Coupling- and ECP-Aware Metal Fill for Improving Layout Uniformity in Copper CMP 2009-01-01
14 An effective decap insertion method considering power supply noise during floorplanning
 2008-01-01
15 Design migration from peripheral ASIC design to area-I/O flip-chip design by chip I/O planning and legalization
 2008-01-01
16 Process-variation- and random-dopants-induced threshold voltage fluctuations in nanoscale CMOS and SOI devices
 2007-09-01
17 Characteristic fluctuation dependence on discrete dopant for 16nm SOI FinFETs at different temperature
 2007-01-01
18 A selective pattern-compression scheme for power and test-data reduction 2007-01-01
19 Fast flip-chip pin-out designation respin by pin-block design and floorplanning for package-board codesign 2007-01-01
20 Microarchitecture-aware floorplanning for processor performance optimization 2007-01-01
21 Discrete dopant fluctuated 20nm/15nm-gate planar CMOS
 2007-01-01
22 Scoring method for tumor prediction from microarray data using an evolutionary fuzzy classifier 2006-01-01
23 On achieving low-power SoC clock tree synthesis by transition time planning via buffer library study 2006-01-01
24 Design migration from peripheral ASIC design to area-10 flip-chip design by chip I/O planning and legalization 2006-01-01
25 P-channel SONOS transient current modeling for program and erase 2006-01-01
26 Efficient gene selection for classification of microarray data 2005-01-01
27 I/O clustering in design cost and performance optimization for flip-chip design 2004-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 一個整合分析優化以及生成的2.5D晶片電源供應網路合成器 2014
2 高效率增量時態優化布局 2014
3 類比佈局合成之最佳化與設計遷徙自動化研究 2014
4 一個在數位佈局階段整合擺放及繞線的快速雛型產生器 2014
5 封裝佈局上基於電源完整性且有效率成本導向之去耦合電容最佳化 2013
6 使用高斯梯度與定點技巧的佈局演算法 2013
7 考量跨電源供應域靜電放電與快速帶電器件模型分析之平面規劃演算法 2013
8 無偏振片之高對比與低壓液晶模態 2013
9 利用酞菁系列材料之表面修飾提升多晶矽奈米線場效電晶體對氨氣感測靈敏度 2013
10 利用含氮官能基修飾多晶矽奈米線場效電晶體表面對氨氣感測之影響 2013
11 可調式順向電壓技術之高效率LED驅動器 2013
12 表面改質多晶矽奈米線氣體感測器之感測機制 2013
13 高分子聚合垂直配向液晶之光電特性 2013
14 利用類比電路自動佈局設計實現低壓差穩壓器 2013
15 螢光粉噴塗白光發光二極體製程與特性研究 2013
16 設計收斂之擺放轉置演算法 2013
17 配對交易策略研究－以臺灣50ETF和臺指選擇權為例 2013
18 臺灣觀光產業及百貨貿易產業之財務風險指標、股權結構與Tobin's Q關係之研究 2012
19 以原子力顯微鏡量測晶片上蛋白質間之作用力及癌症藥物對細胞楊氏係數之影響 2012
20 運算放大器電路之整合式階層模擬應用 2012
21 考慮可繞線度之數位微流體生物晶片叢集演算法
 2012
22 使用功率密度緩和的方式應用於熱感知擺放的優化
 2012
23 應用在離子植入的離子分佈模擬器 2012
24 使用敏捷式基因探勘與隨機最佳化來改善類比電路合成的效率
 2012
25 多條奈米線電晶體之修飾與氣體感測 2012
26 氣溶膠噴塗印刷技術應用於顯示器製程之研究 2012
27 考量可繞線度之晶片封裝共同設計下的界面凸塊規劃 2012
28 一種用於提升三維積體電路良率的矽穿孔及微凸塊之共同佈局方法 2012
29 應用在全載範圍之高效率多相式升壓轉換器 2012
30 輸出入緩衝器覆晶式設計在靜電防護上的分析與改進
 2011
31 考慮差分對長度匹配的同時跳脫繞線
 2011
32 時脈樹和正反器重新散布之共同合成方法
 2011
33 三維積體電路的層間散熱片與熱矽穿孔擺放之探討與模擬 2011
34 觸控面板使用的光學膠添加物與機械特性關係 2011
35 晶片-封裝-印刷電路板的介面設計之演算法
 2011
36 基於增強和高效的離散餘弦變換的熱模型的構建及其應用於熱感知擺放
 2011
37 建構低功率且穩健的時鐘樹 2011
38 陰極反射與光色變化影響白光有機發光二極體搭配微透鏡陣列光取出膜之研究 2011
39 膽固醇液晶材料特性與穩定灰階之研究
 2011
40 摻雜型漸進式發光層於有機發光二極體之研究
 2011
41 新型二色性黑色染料應用於無偏振片液晶元件 2011
42 漸進式連接層於有機發光二極體複合發光系統之研究
 2011
43 社群智慧機制在商品創造之研究 2011
44 無排列缺陷之半V型鐵電式液晶元件及其應用
 2010
45 氮化銦鎵發光二極體成長於濕式蝕刻製圖案化藍寶石基板之研究
 2010
46 三維積體電路的空白空間分散與熱相關功能區塊的放置位置
 2010
47 三維積體電路的時序導向分割擺置演算法
 2010
48 車輛軌跡跟隨及抑制車輛打滑之差動式輪胎力矩控制系統
 2010
49 快速反應液晶模式應用於反射式顯示技術之研究
 2010
50 倒置式上發光有機電激發光二極體元件電子注入層之研究 2010
51 適用於H.264/AVC之降低記憶體頻寬的動作補償
 2010
52 快速提供佈局原型之奈米級類比電路設計遷徙 2010
53 針對已出線信號之排線規劃器
 2010
54 利用槽狀結構改善有機薄膜電晶體之氨氣感測 2010
55 利用官能化之表面改質提升多晶矽奈米線對氨氣靈敏度 2010
56 可撓式金屬氧化薄膜電晶體在彎曲應力下的電性探討及改善 2010
57 金融業顧客關係管理關鍵成功要素研究-探討顧客滿意度及忠誠度 2010
58 系統晶片/系統封裝之低測試成本方法研究 2009
59 考量晶片封裝共同設計時的區域輸入輸出緩衝器線路重佈繞線實作 2009
60 晶片—封裝—印刷電路板共同設計之演算法
 2009
61 良率考量的全域繞線建立於隨機關鍵區域分析平台上
 2009
62 考慮電壓島產生之低功率平面規劃方法
 2009
63 印刷電路板線長匹配的格狀繞線 2009
64 考量差動訊號及壓降避免之球閘陣列封裝針腳排列與基板繞線
 2009
65 色彩偏移最小化膽固醇液晶顯示器之製作
 2009
66 一個使用連結碼在建構非均等抹除保護碼上的部分研究 2009
67 彩色濾光片修補液的製備與應用 2009
68 提升多晶矽奈米線場效電晶體對氨之靈敏度 2009
69 國營事業組織變革過程之研究--以台灣中油公司探採事業部為例 2009
70 以統計方法產生的觸控板感測器模型與最佳化
 2009
71 論伍慧明<<骨>>與譚恩美<<喜福會>>中亞裔美國之再現
 2009
72 使用二維低功耗移位控制解決方案在多個 掃描鏈設計的繞線實現
 2009
73 一個關於先進製程技術關鍵區域分析工具之實作
 2008
74 玻璃化旋光性層列型液晶合成與鑑定 2008
75 奈米低壓差穩壓器的擺放
 2008
76 區別製程邊界來提高記憶體編譯器產生出來的靜態隨機記憶體良率
 2008
77 使用金屬平衡演算法來降低時鐘樹架構受製程變數的影響
 2008
78 以路徑方式將双端邏輯元件的方位做最佳化處理 2008
79 靜態電磁場對線蟲之影響 : 由細胞自然凋亡所引起之行為遲緩及加速老化
 2008
80 運用財務比率鑑別企業競爭力—以台灣證券交易所資訊科技指數成分股為例 2008
81 以利豐案例探討我國第三方物流業者未來發展
 2008
82 考慮矩形/非矩形障礙物的X結構多層繞線器
 2007
83 以雜號干擾最小化為目標並符合延遲條件之技術映射
 2007
84 覆晶封裝在封裝與機板共同設計階段一個線長驅策及被範圍條件限制的訊號區塊擺放方法
 2007
85 銅製程中考量耦合電容與電鍍之無意義金屬擺放用以改善平整度
 2007
86 在佈局階段時同時對緩衝器與正反器做放置規畫以及電壓下降的最小化
 2007
87 開放式存取資料庫的經驗:一個多操作電壓電路設計方法的實作
 2007
88 針對最佳近似後佈局階段雙通孔設計之最小花費與最大流量之演算法
 2007
89 使用規則導向且考慮障礙物之多層直角史坦納樹的建造
 2007
90 在混合性IC設計中實現最小化基底噪音與符合類比電路對稱性Floorplan
 2007
91 運用增廣拉格朗日方法的多階層式混合尺寸置放器
 2006
92 考慮大型類比電路對稱性限制區塊放置的演算法
 2006
93 考慮處理器微架構之效能最佳化布局技術
 2006
94 考慮在電源雜訊環境下休眠電晶體置放之低功率平面規劃
 2006
95 使用加入緩衝器之低振幅延遲合併嵌入式演算法用以降低時鐘網路之功率消耗
 2006
96 在晶片與封裝共同設計時對於核心區塊與輸入輸出緩衝器擺置的方法
 2006
97 掃描串列故障診斷的新手法
 2005
98 考慮存在電壓島的緩衝器繞線樹架構的一個有效率的演算法
 2005
99 高速模型演算法擺放無意義金屬用以改善化學機械研磨的平整度
 2005
100 減少電壓壓降產生與藕合電容的再繞線方法論
 2005
101 考慮障礙物繞線及緩衝器插入之方法研究
 2004
102 低功率循序串列於繞線端最佳化方法研究
 2004
103 多層架構的鄰近單元交換方法之大型電路佈局
 2004
104 以效能為導向之輸入輸出緩衝器區塊與核心單元擺置的覆晶式設計
 2004
105 考慮效能要求的限制及電壓島產生之低功率平面規劃方法
 2004
106 給低功率元件式設計使用的改良型叢聚式電壓調降法
 2004
107 考慮緩衝器最佳躍遷時間之低功率時鐘樹生成
 2004
108 有線電視購物頻道收視者之消費行為及市場區隔之研究 2003
109 半導體雷射在外部光回授下動態行為之研究 1991
110 光線追蹤法的區域相關性 1988
111 數位控制器之誤差分析 1980
電機學院