1. 目前位置：
洪浩喬

洪浩喬 Hong, Hao-Chiao

電子郵件／E-mail：hchong@cn.nctu.edu.tw

服務單位／Department：電機學院 ／ 電控工程研究所

著作期間／Publish Period：1996-05-01 - 2014-12-01

著作統計／Statistics

Article（11）
Books（3）
Patents（10）
Plan（10）
Proceedings Paper（13）
Thesis（33）

Article

序號
No.		 標題
Title		 著作日期
Date
1 14 GSps Four-Bit Noninterleaved Data Converter Pair in 90 nm CMOS With Built-In Eye Diagram Testability
 2014-06-01
2 Development and Characterization of a CMOS-MEMS Accelerometer With Differential LC-Tank Oscillators
 2013-12-01
3 Experimental Results of Testing a BIST epsilon-Delta ADC on the HOY Wireless Test Platform
 2012-10-01
4 A Static Linear Behavior Analog Fault Model for Switched-Capacitor Circuits
 2012-04-01
5 A Digitally Testable Sigma - Delta Modulator Using the Decorrelating Design-for-Digital-Testability
 2011-03-01
6 A Fully Integrated Built-In Self-Test Sigma-Delta ADC Based on the Modified Controlled Sine-Wave Fitting Procedure
 2010-09-10
7 A Built-in-Self-Test I sigma-Delta ADC Prototype
 2009-06-01
8 A Decorrelating Design-for-Digital-Testability Scheme for Sigma - Delta Modulators
 2009-01-01
9 A design-for-digital-testability circuit structure for Sigma-Delta modulators
 2007-12-01
10 A fully-settled linear behavior plus noise model for evaluating the digital stimuli of the design-for-digital-testability Sigma-Delta modulators
 2007-12-01
11 Using hypermedia in computer-aided instruction
 1996-05-01

Books

序號
No.		 標題
Title		 著作日期
Date
1 國立交通大學電機工程學系洪浩喬教師升等送審著作論文集 2011
2 國立交通大學電機與控制工程學系洪浩喬教師升等送審著作論文集. 2008
3 國立交通大學電機與控制工程學系洪浩喬教師升等送審著作論文集. 2008

Patents

序號
No.		 標題
Title		 著作日期
Date
1 使用週期性重置積分之角度解調變裝置及其方法
 2014-12-01
2 數位類比轉換電路及其權重誤差估測與校正方法
 2014-10-11
3 數位類比轉換電路及其權重誤差估測與校正方法
 2014-06-16
4 估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
 2014-04-16
5 利用數位激發訊號來準確測量放大器開路增益之裝置
 2012-04-11
6 DEVICE FOR ACCURATELY MEASURING AMPLIFIER'S OPEN-LOOP GAIN WITH DIGITAL STIMULI
 2009-07-02
7 利用數位激發訊號來準確測量放大器開路增益之裝置
 2009-07-01
8 於類比測試中可接收數位測試激發訊號之可重新規劃切換電容輸入電路
 2007-04-01
9 Reconfigurable switched- capacitor input circuit with digital-stimulus acceptability for analog tests
 2007-03-22
10 於類比測試中可接收數位測試激發訊號之可重新規劃切換電容輸入電路
 2007-01-01

Plan

序號
No.		 標題
Title		 著作日期
Date
1 具通信功能之車用功率系統晶片---子計畫一：車用電源線通訊系統之類比前端積體電路設計(III)
 2010
2 適用於使用開路放大器設計之低功率管線式類比數位轉換器的數位校正方法 2010
3 適用於使用開路放大器設計之低功率管線式類比數位轉換器的數位校正方法 2009
4 具通信功能之車用功率系統晶片---子計畫一：車用電源線通訊系統之類比前端積體電路設計(II)
 2009
5 具通信功能之車用功率系統晶片---子計畫一：車用電源線通訊系統之類比前端積體電路設計(I) 2008
6 適用於使用開路放大器設計之低功率管線式類比數位轉換器的數位校正方法 2008
7 適用於心電圖應用之微瓦級1伏十位元類比數位轉換器設計 2007
8 應用於無線感測網路之超低耗能無線微感測模組的設計與製作---子計畫五：可數位測試設計超低耗能類比數位轉換器(I) 2006
9 應用於無線感測網路之超低耗能無線微感測模組的設計與製作-子計畫五：超低耗能可測試設計類比數位轉換器(II) 2005
10 超低耗能可測試性設計類比數位轉換器(I) 2004

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 A Three-Axis Single-Proof-Mass CMOS-MEMS Piezoresistive Accelerometer with Frequency Output 2014-01-01
2 Design of a Fault-Injectable Fleischer-Laker Switched-Capacitor Biquad for verifying the Static Linear Behavior Fault Model
 2013-01-01
3 CMOS-MEMS accelerometer with differential LC-tank oscillators 2012-01-01
4 A Low-Cost Output Response Analyzer for the Built-in-Self-Test Sigma-Delta Modulator Based on the Controlled Sine Wave Fitting Method
 2009-01-01
5 A 6-GS/s, 6-bit, At-speed Testable ADC and DAC Pair in 0.13 mu m CMOS 2009-01-01
6 A cost effective BIST second-order Sigma-A-modulator 2008-01-01
7 A 65-fJ/conversion-step 0.9-V 200-kS/s rail-to-rail 8-bit successive approximation ADC
 2007-10-01
8 10GSamples/s, 4-bit, 1.2V, design-for-testability ADC and DAC in 0.13 mu m CMOS technology 2007-01-01
9 A cost effective output response analyzer for Sigma-Delta modulation based BIST systems 2006-01-01
10 A Sigma-Delta modulation based analog BIST system with a wide bandwidth fifth-order analog response extractor for diagnosis purpose 2004-01-01
11 Design-for-digital-testability 30 MHz second-order Sigma-Delta modulator 2004-01-01
12 Design and implementation of a web-based real-time interactive collaboration environment
 2003-01-01
13 Design and implementation of a web-based bulletin system for official documents 2000-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 舒緩胃食道逆流症狀的 植入式無線供電刺激器晶片設計 2014
2 Implementation of a 14-bit 200-MS/s Current-Steering DAC with Digital Foreground Calibration in 90-nm CMOS 2014
3 實現一個基於多關聯性的背景式數位校正之 十三位元每秒一億次取樣管線式類比數位轉換器 2013
4 一個十二位元每秒兩千五百萬次取樣具非同步時脈產生器與全數位校正機制之連續近似類比至數位轉換器之實現 2013
5 一個低功率快速鎖定1.20GHz至6.95GHz全數位式鎖相迴路之實現 2013
6 一種改善多顆粒MLC NAND快閃記憶體寫入速度的方法 2013
7 CMOS-MEMS壓阻式頻率輸出加速度計 2012
8 一個具有LC差動式振盪器與數位輸出的電容式加速度計 2012
9 利用軟性電路板製作的駐極體能量擷取器 2012
10 使用週期性重置積分之低成本角度解調變晶片設計 2012
11 一個快速鎖定460.1MHz至6.177GHz之全數位式鎖相迴路的設計 2011
12 一個使用前景式校正14位元每秒1億次取樣之電流導向式數位類比轉換器 2011
13 一個具備數位背景式校正機制之十三位元每秒一億次取樣0.18-um CMOS導管式類比數位轉換器的設計 2011
14 十二位元每秒兩千五百萬次取樣非同步連續近似類比數位轉換器及其全數位校正機制 2011
15 一個具備數位背景校正技術使用開迴路式殘值放大器之導管式類比數位轉換器 2010
16 一種應用於全差動連續近似式類比數位轉換器之混合訊號式校正方法 2010
17 一個每秒一百億次取樣之六位元高速資料轉換器對
 2009
18 一個用以估測導管式類比數位轉換器中殘值放大器多階非線性度的嶄新數位背景複相關估測方法 2009
19 一種應用於連續近似式類比數位轉換器之數位校正方法
 2008
20 一個具成本效益以最小弦波誤差為基礎應用於三角積分類比數位轉換器之內建自我測試設計
 2008
21 以90奈米CMOS製程設計一應用於前瞻串列式連結收發機之超高速資料轉換器對
 2008
22 一個適用於無線測試平台以控制弦波對齊演算法為基礎應用於三角積分調變器之低成本高準確度內建自我測試系統 2008
23 三角積分類比數位轉換器之自我測試技術 2008
24 低功耗高密度六位元每秒十億次取樣之類比數位與數位類比轉換器 2008
25 一個應用於32~96KHz SPDIF/AES訊號之時脈回復器電路的設計
 2007
26 十二位元超低耗能連續近似式類比數位轉換器之設計
 2007
27 利用控制弦波對齊演算法實現使用於三角積分調變器的內建自我測試電路
 2006
28 每秒一百億次取樣四位元類比數位與數位類比轉換器之設計 2006
29 每秒五十億次取樣六位元類比數位與數位類比轉換器之設計
 2006
30 一個以弦波最小誤差為基礎適用於混合訊號電路之自我測試系統設計
 2006
31 應用於無線感測網路之超低耗能連續近似式類比數位轉換器之設計
 2005
32 一個適用於多級類比數位轉換器的嶄新數位背景修正方法
 2005
33 應用於音訊編解碼器之具成本效益數位訊號處理器 2004
電機學院