1. 目前位置：
周世傑

周世傑 Jou, Shyh-Jye

電子郵件／E-mail：jerryjou@mail.nctu.edu.tw

服務單位／Department：電機學院 ／ 電子工程學系及電子研究所

著作期間／Publish Period：1983 - 2014-12-11

著作統計／Statistics

Article（35）
Others（1）
Patents（14）
Plan（26）
Proceedings Paper（31）
Thesis（53）

Article

序號
No.		 標題
Title		 著作日期
Date
1 Continuous-flow Parallel Bit-Reversal Circuit for MDF and MDC FFT Architectures 2014-10-01
2 40 nm Bit-Interleaving 12T Subthreshold SRAM With Data-Aware Write-Assist
 2014-09-01
3 Low Complexity Formant Estimation Adaptive Feedback Cancellation for Hearing Aids Using Pitch Based Processing
 2014-08-01
4 Neuromorphic Pitch Based Noise Reduction for Monosyllable Hearing Aid System Application
 2014-02-01
5 A Digital Golay-MPIC Time Domain Equalizer for SC/OFDM Dual-Modes at 60 GHz Band
 2013-10-01
6 A Low-Overhead Interference Canceller for High-Mobility STBC-OFDM Systems
 2013-10-01
7 A Low-Power Level-Converting Double-Edge-Triggered Flip-Flop Design
 2013-10-01
8 STBC-OFDM Downlink Baseband Receiver for Mobile WMAN
 2013-01-01
9 A 0.33-V, 500-kHz, 3.94-mu W 40-nm 72-Kb 9T Subthreshold SRAM With Ripple Bit-Line Structure and Negative Bit-Line Write-Assist
 2012-12-01
10 A 5.79-Gb/s Energy-Efficient Multirate LDPC Codec Chip for IEEE 802.15.3c Applications
 2012-09-01
11 A Single-Ended Disturb-Free 9T Subthreshold SRAM With Cross-Point Data-Aware Write Word-Line Structure, Negative Bit-Line, and Adaptive Read Operation Timing Tracing
 2012-06-01
12 Sub mu W Noise Reduction for CIC Hearing Aids
 2012-05-01
13 High throughput concurrent lookahead adaptive decision feedback equaliser
 2012-01-01
14 Well-Structured Modified Booth Multiplier and Its Application to Reconfigurable MAC Design
 2011-06-01
15 A Robust Channel Estimator for High-Mobility STBC-OFDM Systems
 2010-04-01
16 Design of a Multimode QC-LDPC Decoder Based on Shift-Routing Network
 2009-09-01
17 Low Complexity Synchronization Design of an OFDM Receiver for DVB-T/H
 2009-05-01
18 Asymmetrical Write-Assist for Single-Ended SRAM Operation 2009-01-01
19 A jointed mode detection and symbol detection scheme for DVB-T
 2008-05-01
20 An LDPC decoder chip based on self-routing network for IEEE 802.16e applications
 2008-03-01
21 Symbol and carrier frequency offset synchronization for IEEE802.16e 2008-01-01
22 A reconfigurable MAC architecture implemented with mixed-V(t) standard cell library 2008-01-01
23 Design and analysis of digital data recovery circuits using oversampling
 2007-02-01
24 Blind mode/GI detection and coarse symbol synchronization for DVB-T/H
 2007-01-01
25 Mixed-Vth (MVT) CMOS circuit design for low power cell libraries 2007-01-01
26 Design techniques for high-speed multirate multistage FIR digital filters
 2006-10-01
27 DC-balance low-jitter transmission code for 4-PAM-signaling
 2006-09-01
28 Parallel scrambler for high-speed applications
 2006-07-01
29 Multi-gigabit pre-emphasis design and analysis for serial link 2005-10-01
30 EVENT-DRIVEN INCREMENTAL TIMING FAULT SIMULATOR
 1993-02-01
31 EMOTA - AN EVENT-DRIVEN MOS TIMING SIMULATOR FOR VLSI CIRCUITS
 1990-08-01
32 DESIGN OF ONE-DIMENSIONAL SYSTOLIC-ARRAY SYSTEMS FOR LINEAR STATE-EQUATIONS
 1990-06-01
33 DESIGN OF A SYSTOLIC ARRAY SYSTEM FOR LINEAR STATE-EQUATIONS 1988-10-01
34 SIMULATABLE TIMING MODEL FOR MOS LOGIC-CIRCUIT 1987-12-01
35 MOTA - A MOSFET TIMING SIMULATOR 1986-10-01

Others

序號
No.		 標題
Title		 著作日期
Date
1 Introduction to the Special Section on the 2007 Asian Solid-State Circuits Conference (A-SSCC'07)
 2008-11-01

Patents

序號
No.		 標題
Title		 著作日期
Date
1 具有由資料控制之電源供應的靜態隨機存取記憶體
 2014-12-11
2 靜態記憶體及記憶胞
 2014-11-01
3 人體通道傳輸方法以及系統
 2014-08-16
4 靜態隨機存取記憶體
 2014-03-16
5 臨界電壓量測裝置
 2014-02-01
6 臨界電壓量測裝置
 2013-11-16
7 靜態隨機存取記憶體
 2013-10-01
8 以六電晶體為基礎架構之靜態隨機記憶體陣列
 2013-09-01
9 用以量測偏壓溫度效應之環形震盪器
 2013-09-01
10 單端靜態隨機存取記憶體
 2013-08-16
11 應用於時脈資料回復電路的多重交替式轉態取樣方法及裝置
 2012-09-01
12 具有由資料控制之電源供應的靜態隨機存取記憶體
 2012-01-16
13 應用於時脈資料回復電路的多重交替式轉態取樣方法及裝置
 2009-11-16
14 具有雙臨界電壓的邏輯閘電路及其應用之標準元件庫
 2008-08-16

Plan

序號
No.		 標題
Title		 著作日期
Date
1 總量5Gbps等級之第五代行動通訊傳收系統與關鍵晶片設計技術---總計畫暨子計畫五：5Gb/s等級之第五代行動通訊無線基頻傳收機及其關鍵信號處理模組( I ) 2014
2 智慧型眼鏡助聽器---子計畫二：影像輔助語音處理 2014
3 次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP---總計畫暨子計畫五：次世代室內無線五十億位元傳輸率之基頻傳收機及其隨機信號處理模組( III ) 2013
4 次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-總計畫暨子計畫五：次世代室內無線五十億位元傳輸率之基頻傳收機及其隨機信號處理模組(2/3) 2012
5 次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫五：次世代室內無線五十億位元傳輸率之基頻傳收機及其隨機信號處理模組( I ) 2011
6 次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-總計畫( I ) 2011
7 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(III) 2010
8 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(III) 2010
9 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(II) 2009
10 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(II) 2009
11 助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(III) 2009
12 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫五：室內無線十億級傳輸率之基頻傳收機與低功率設計技術(I) 2008
13 使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---總計畫(I) 2008
14 助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(II) 2008
15 助聽器晶片及系統---子計畫三：助聽器低功率數位電路及SoC整合(I) 2007
16 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---總計畫(III) 2007
17 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫三：應用於行動無線都會網路之通道編解碼及低功率核心技術發展(III) 2007
18 以系統晶片技術實現數位電視廣播接收器並建立其設計平台---子計畫四：數位電視廣播接收器之數位解調與同步設計及其平台與晶片製作(III) 2006
19 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫三：應用於行動無線都會網路之通道編解碼及低功率核心技術發展(II) 2006
20 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---總計畫(II) 2006
21 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發-子計畫三：應用於行動無線都會網路之通道編解碼及低功率核心技術發展(I) 2005
22 以系統晶片技術實現數位電視廣播接收器並建立其設計平台-子計畫四：數位電視廣播接收器之數位解調與同步設計及其平台與晶片製作(II) 2005
23 應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發-總計畫(I) 2005
24 以系統晶片技術實現數位電視廣播接收器並建立其設計平台---子計畫四數位電視廣播接收器之數位解調與同步設計及其平台與晶片製作(I)
 2004
25 奈米級SoC電路之關鍵設計與分析技術---子計畫四---奈米級SoC之晶片內通訊傳收機設計(I) 2004
26 奈米級SoC電路之關鍵設計與分析技術---總計畫(I) 2004

Proceedings Paper

序號
No.		 標題
Title		 著作日期
Date
1 Power and Area Reduction in Multi-Stage Addition Using Operand Segmentation 2013-01-01
2 A PITCH BASED VAD ADOPTING QUASI-ANSI 1/3 OCTAVE FILTER BANK WITH 11.3 ms LATENCY FOR MONOSYLLABLE HEARING AIDS 2013-01-01
3 SPATIAL-CUE-BASED MULTI-BAND BINAURAL NOISE REDUCTION FOR HEARING AIDS 2013-01-01
4 A SC/HSI Dual-Mode Baseband Receiver with Frequency-Domain Equalizer for IEEE 802.15.3c 2013-01-01
5 A 40nm 1.0Mb Pipeline 6T SRAM with Variation-Tolerant Step-Up Word-Line and Adaptive Data-Aware Write-Assist 2013-01-01
6 A 40 nm 0.32 V 3.5 MHz 11T Single-Ended Bit-Interleaving Subthreshold SRAM with Data-Aware Write-Assist 2013-01-01
7 Design and Implementation of Dynamic Word-Line Pulse Write Margin Monitor for SRAM 2012-01-01
8 A 80-uW 2-Mb/s Transceiver for Human Body Channel Binaural Communication 2012-01-01
9 A Low-Power Body-Channel Communication System for Binaural Hearing Aids 2012-01-01
10 High-Performance 0.6V V-MIN 55nm 1.0Mb 6T SRAM with Adaptive BL Bleeder 2012-01-01
11 An All-Digital Bit Transistor Characterization Scheme for CMOS 6T SRAM Array 2012-01-01
12 Testing Strategies for a 9T Sub-threshold SRAM 2012-01-01
13 A High-Performance Low V(MIN) 55nm 512Kb Disturb-Free 8T SRAM with Adaptive VVSS Control 2011-01-01
14 Low Power InfomaxICA with Compensation Strategy for Binaural Hearing-Aid 2011-01-01
15 A SC/OFDM Dual Mode Frequency-Domain Equalizer for 60GHz Multi-Gbps Wireless Transmission 2011-01-01
16 Design and Implementation of Synchronization Detection for IEEE 802.15.3c 2011-01-01
17 Low Computational Complexity Pitch Based VAD for Dynamic Environment in Hearing Aids 2011-01-01
18 Single-Ended Subthreshold SRAM With Asymmetrical Write/Read-Assist
 2010-12-01
19 Perceptual Multiband Spectral Subtraction for Noise Reduction in Hearing Aids 2010-01-01
20 A Micro-Network on Chip with 10-Gb/s Transmission Link
 2009-01-01
21 A 0.92mm(2) 23.4mW Fully-Compliant CTC Decoder for WiMAX 802.16e Application 2009-01-01
22 A Spread Spectrum Clock Generator with Phase-rotation Algorithm for 6Gbps Clock and Data Recovery 2009-01-01
23 Novel FFT Processor with Parallel-In-Parallel-Out in Normal Order 2009-01-01
24 A 28mW OFDM Baseband Receiver Chip for DVB-T/H with All Digital Synchronization 2008-01-01
25 A well-structured modified Booth multiplier design 2008-01-01
26 Novel programmable FIR filter based on higher radix recoding for low-power and high-performance applications 2007-01-01
27 Two-stage scattered pilot synchronization with channel estimation scattered pilots pre-filling for DVB-T/H 2007-01-01
28 A 6Gbps serial link transmitter with pre-emphasis 2007-01-01
29 Memory reduction ICFO estimation architecture for DVB-T 2006-01-01
30 A 12.5 Gbps CMOS input sampler for serial link receiver front end 2005-01-01
31 Multi-gigabit serial link transmitter- off-chip and on-chip 2005-01-01

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 適合助聽器的噪音降低與回授消除演算法 2014
2 適用於數位助聽器之快速傅立葉轉換系統的音高式噪音消除與回授消除技術設計 2014
3 具備源級跟隨PMOS讀取和位元線降壓電路的28奈米36Kb高速6T靜態隨機存取記憶體 2014
4 次微米內嵌式記憶體之低功耗設計 2014
5 2.2mW 5GHz 全數位鎖相迴路用於在類比多音收發器 2014
6 次臨界操作及低功率內嵌式靜態隨機存取記憶體設計與實現 2014
7 60 GHz頻帶室內無線數位基頻接收機及具時序錯誤容忍功能電路之設計 2014
8 十億級資料傳輸室內無線 SC/OFDM 接收器之系統架構設計與相位雜訊消除演算法及設計 2014
9 一個3GHz具隨機取樣突波抑制技術之全數位式鎖相迴路 2013
10 具有低功耗與寫入輔助技術的40奈米製程256Kb 6T 靜態隨機存取記憶體 2013
11 50Gb/s 115mW 全數位適應性決策回授等化器與雜訊抑制濾波器 2013
12 多模式通道解碼器應用於無線通訊系統之設計與實現 2012
13 適用於全耳道式數位助聽器之低耗電雜訊及回授消除系統設計 2012
14 五十億級資料傳輸室內無線SC/OFDM接收機之系統架構設計與FPGA實作 2012
15 雙耳助聽器之2Mbps人體通道傳收器設計與實現 2012
16 高陣列面積效率之次臨界電壓靜態隨機存取記憶體和資料感知保持器 2012
17 應用於一百五十億位元室內無線 SC/OFDM接收機之等化器與基頻設計 2012
18 低功率低電壓之資料處理單元設計 2012
19 Design of Pitch Based Noise Reduction Adopting Low Latency Quasi ANSI S1.11 1/3 Octave Filter Bank and VAD-based Wide Dynamic Range Compression for Mandarin Digital Hearing Aid System 2012
20 十億級資料傳輸室內無線SC/OFDM接收器之相位雜訊消除演算法及設計 2011
21 超低功耗次臨界操作靜態隨機存取記憶體的設計與實現 2011
22 適用於數位助聽器之低功耗聲學回授消除電路設計與實現 2011
23 適用於華語數位助聽器之仿神經音高式噪音消除設計與實現 2011
24 動態脈衝波字組線寫入邊界量測與內建脈衝寬度量測電路之設計與實現 2011
25 應用於地面及手持數位電視廣播與室內無線接收機之同步設計 2010
26 適用於高速移動之無線都會網路空時區塊碼正交分頻多工干擾消除器設計
 2010
27 IEEE 802.15.3c 之同步偵測的設計與實作 2010
28 IEEE 802.15.3c 之多碼率低密度同位元檢查解碼器及編碼器的設計與實作 2010
29 奈米級CMOS靜態隨機存取記憶體之負/正偏壓溫度效應劣化現象與雜訊邊界量測電路 2010
30 十億級資料傳輸室內無線SC/OFDM接收機之等化器 2010
31 應用於Serial ATA之全數位展頻時脈產生器及數位可程式化之高斯時脈產生器
 2009
32 無線都會網路之下行取樣頻率同步設計
 2009
33 應用於序列傳輸系統之10-Gbps離散時間適應性等化器
 2009
34 適用於展頻時脈產生器之全數位鎖相迴路
 2009
35 低電壓操作靜態隨機存取記憶體的設計與實現 2009
36 應用於單載波室內無線接收器之快速適應頻率域通道等化器之設計
 2009
37 適用於高速行動之無線都會區域網路之基頻接收機設計
 2009
38 適用於展頻時脈之數位相位調整的時脈資料回復電路
 2008
39 可平行順序輸入及輸出快速傅立葉轉換處理器之設計
 2008
40 應用於兆級序列傳輸系統之等化器技術
 2008
41 數位電視廣播之通道估測與等化器設計
 2007
42 在閉迴路上使用資料相位校正器之10-Gb/s CMOS時脈與資料回復電路
 2007
43 適用於展頻時脈之多重交替式轉態取樣技術與時脈資料回復電路
 2007
44 90奈米混合臨界電壓標準元件庫
 2007
45 應用於Serial ATA 6Gb/s 之展頻時脈產生器
 2007
46 無線都會網路之下行邊界偵測和載波頻率飄移同步設計
 2007
47 低密度同位元檢查碼於無線通訊網路之設計
 2006
48 應用於 Serial ATA 6Gbps 之可程式化展頻時脈產生器
 2005
49 數位電視廣播之符號邊界偵測和佈散領航碼同步設計
 2005
50 具可調整預先增強器之6Gbps串列連結傳輸器
 2005
51 整合職災資訊與工程進度之營造安全管理模式-A Simulation Approach 2001
52 利用鬆弛方式之金氧半超大型積體電路時序模擬器 1987
53 金氧半場效應電晶體之時序模擬器 1983
電機學院