1. 目前位置：
趙家佐

趙家佐 Chao, Chia-Tso

電子郵件／E-mail：mango@faculty.nctu.edu.tw

服務單位／Department：電機學院 ／ 電子工程學系及電子研究所

著作期間／Publish Period：1999 - 2014

著作統計／Statistics

Books（1）
Plan（12）
Thesis（21）

Books

序號
No.		 標題
Title		 著作日期
Date
1 國立交通大學電子工程學系趙家佐教師升等送審著作論文集 2010

Plan

序號
No.		 標題
Title		 著作日期
Date
1 鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法 2014
2 以資料分析為導向之新型態電子設計自動化研究---子計畫六：應用於最低操作電壓認定與系統錯誤預測之資料探勘平台( I ) 2014
3 平行運算電子設計自動化技術研究---子計畫六：平行化多核心系統測試方法( III ) 2013
4 鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法 2013
5 平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法(2/3) 2012
6 平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法( I ) 2011
7 針對粗顆粒多重臨界電壓CMOS技術之電源開關繞線
 2010
8 嵌入式DRAM測試方法
 2009
9 解決工程改變中所產生之輸入扭轉違規與輸出負載違規
 2009
10 利用重新排列掃描元件減低掃描位移功率
 2008
11 混合式測試回應壓密-結合空間壓密器與未知值阻擋多重輸入位移儲存
 2007
12 建構有未知值測試回應壓密之最佳化空間壓縮器
 2007

Thesis

序號
No.		 標題
Title		 著作日期
Date
1 基於量測電晶體特性之預測曝光層級靜態隨機存取記憶體讀寫容限 2014
2 前瞻性嵌入式記憶體之錯誤模型與測試方法：業界實例探討 2014
3 使用晶片內部硬體製程監控器作速度分級之最佳化技巧 2014
4 降壓超頻測試： 藉由晶片的錯誤行為來預測系統層級錯誤 2014
5 瑕疵導向的工業用測試流程 2014
6 應用寫入輔助電路之低功耗雙埠靜態隨機記憶體之測試方法
 2013
7 微調電路佈局以適合聚焦離子束技術
 2013
8 對基於寫入資料決定之操作輔助技術的靜態隨機存取記憶體進行開路缺陷之測試與分析比較
 2012
9 針對多重臨界電壓CMOS設計之有效率一筆劃電源開關繞線
 2012
10 延續正反器之測試策略
 2012
11 低功耗前瞻靜態隨機記憶體之測試方法與錯誤模型
 2012
12 EDA和測試方法之於先進CMOS製程技術變異的特性分析與降低化
 2011
13 利用虛擬金屬填充提昇晶片中訊號可觀察性
 2010
14 測試次臨界電壓的靜態隨機存取記憶體的開路
 2010
15 利用掃描鏈重新排序增加橋接錯誤故障涵蓋率架構在低功率固定錯誤樣式填充
 2010
16 藉由更改電路佈局來增加聚焦離子束對訊號的探測能力與修正電路之能力
 2010
17 解決工程改變中所產生之輸入扭轉違規與輸出負載違規
 2009
18 NROM 記憶體之新測試流程 2008
19 嵌入式動態隨機存取記憶體測試方法
 2007
20 掃描鏈重新排列減少掃描移動功率架構在非指定的測試集合
 2007
21 A Probability-based Approach for Time-multiplexed FPGA Partitioning 1999
電機學院