Browsing by Author "Chien Chao-Hsin"

Now showing 1 - 14 of 14

SEMICONDUCTOR DEVICE AND FORMATION THEREOF
(2015-10-08)
Chien Chao-Hsin
;
Chung Cheng-Ting
;
Chen Che-Wei
A semiconductor device and methods of formation are provided. The semiconductor device includes a first metal alloy over a first active region of a fin and a second metal alloy over a second active region of the fin. A conductive layer is over a channel region of the fin. A semiconductive layer is over the conductive layer. The conductive layer over the channel region suppresses current leakage and the semiconductive layer over the conductive layer reduces electro flux from a source to a drain, as compared to a channel region that does not have such a conductive layer or a semiconductive layer over a conductive layer. The semiconductor device having the first metal alloy as at least one of the source or drain requires a lower activation temperature than a semiconductor device that does not have a metal alloy as a source or a drain.
以原子層沉積技術低溫沉積復合阻絕層於二氧化鈦奈米管陣列之高效率、長時間穩定性軟性染料敏化太陽能電池之製作
(2013)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
為降低地表太陽能發電的成本，新型的太陽能電池的發展除達到高能源轉換效率，電池材料成本、製程成本也需進一步降低。在各種新型態的太陽能電池中，染料敏化太陽能電池同時具有低成本與10%以上的高能源轉換效率，然而染敏電池結構中一般需使用液態的電解液做為電洞的傳導介質，長時間使用時由於電解液漏液十分不利電池的穩定性，不過最近在新型固態電洞傳輸材料的突破，全固態染敏電池達到接近10%的轉換效率，此一進展大幅提高了染敏電池的實用性，為進一步克服傳統二氧化鈦奈米粒子堆疊光陽極結構上固態材料的填充問題，我們提出利用陽極氧化法製備轉移到透明基板上之二氧化鈦奈米管陣列做為光陽極，由於奈米管所具有的長直孔隙，將十分有利於固態材料的填充。然而在固態染敏電池的結構中，需完全阻絕電洞傳輸材料與透明導電層直接接觸，在傳統結構下一般先在透明導電層上沉積二氧化鈦緻密層，然而軟性材料無法承受結晶緻密層所需的熱製程，因此我們將使用原子層沉積法在二氧化鈦奈米管陣列內直接沉積阻絕層，此一做法將能夠較低的溫度下完成阻絕層的沉積並且不造成額外的電阻，因此同樣可應用在軟性基板上，將可望完成同時具有軟性、穩定性與高效率之全固態染敏電池。
新式元件結構奈米微晶粒記憶體
(2006)
簡昭欣
;
Chien Chao-Hsin
;
交通大學電子工程系
本計劃為一年計劃，目的是新式元件結構奈米微晶粒記憶體奈米元件的製程。近年來，由於對於記憶體高密度、低電壓的技術需求越來越急迫，ＳＯＮＯＳ型的非揮發性記憶擁有這些方面的優勢，因此受到各界的矚目；許多的論文舉出許多來取代傳統氮化矽 (Si3N4) 作為捕陷電荷層 (Trapping layer)的材料，如Al2O3。另外，一些奈米微晶粒作為捕陷電荷層的材料也展示的非常好的電荷儲存性，如矽奈米微晶粒 (Si nanocrystals)，鍺 (Ge nanocrystals)奈米微晶粒，以及金屬的奈米微晶粒 (Metal nanocrystals)。其中尤其是奈米微晶粒記憶體更是受到大家高度的期待；因為它可以讓電晶體的微縮更加得容易以及擁有更好的電荷儲存性。然而，奈米微晶粒製作的最大困難度是要每個奈米微晶粒有相同的大小，高密度以及均勻分佈。但是此種類的奈米微晶粒在後段高溫製程中容易氧化，造成操作窗口變小，電荷捕捉效率差，其捕陷電荷層的熱穩定性也是現今極為重要的問題。本計畫擬進行100 奈米以下新穎的金氧半場效電晶體結構的奈米微晶粒記憶體之製作。更進一步整合奈米晶體微粒與超薄矽基板之技術開發單電電晶體奈米記憶體元件，增加元件的密度，提高元件速度與效能。這些都是我們在本計畫中研究的主要方向。最終希望可以在超薄矽在絕緣體上進行單一晶粒電晶體記憶體之製作。
新式元件結構奈米微晶粒記憶體(I)
(2005)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
本計劃為三年計劃，目的是新式元件結構奈米微晶粒記憶體奈米元件的製程。在單晶矽鍺/鍺/形變矽薄膜與高介電常數材料方面，由於元件尺寸的不斷縮微，閘極氧化層的厚度也必須隨之減少。然而閘極氧化層變薄，隨之而來的高閘極漏電流會使電晶體的特性變差，元件消耗的功率變大。我們提出的計畫裡，使用高介電材料：氧化鉿、氧化銫的特性讓元件在相同的電流驅動能力下，擁有較厚的物理閘極介電層，避免介電層太薄所產生的穿隧效應與漏電流，能有效的減少閘極漏電流。在以矽鍺/鍺/形變矽薄膜為通道金氧半場效電晶體的方面，為了增加積體電路之速度，金氧半場效電晶體使用矽鍺/鍺/形變矽薄膜來增加元件速度、載子遷移率。然而在矽鍺/鍺/形變矽薄膜與高介電常數材料的接面，會產生介面缺陷、磁滯效應等問題，我們將研究如何減少產生介面缺陷、磁滯效應以提高元件效能。新穎的金氧半場效電晶體製作方面，整合奈米晶體微粒與超薄矽基板之技術開發單電電晶體奈米記憶體元件，增加元件的密度，提高元件速度與效能，將會是我們在本計畫中研究的方向之一。在我們的計畫中，第一年主要研究沉積單晶矽鍺/鍺/形變矽薄膜與高介電常數材料製作金氧半場效電容元件。第二年則整合金氧半場效電容最佳化條件的成果完成金氧半場效電晶體，並對各部分之可靠度作量測及分析。第三年主要是建立一個最佳化的製程以供新穎之奈米元件結構所使用，並且分析在新穎的金氧半場效電晶體元件上之物性及電性分析與探討，並對各部分之可靠度作量測及分析。
新穎三五族通道與源極/汲極結構之研發與其應用於次14奈米互補式金氧半場效電晶體之製作
(2016)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
新穎三五族通道與源極/汲極結構之研發與其應用於次14奈米互補式金氧半場效電晶體之製作
(2015)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
於矽基板製作鍺與III-V化合物異質通道之超高速場效電晶體(I)
(2007)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
今日的電子產品不僅要追求高速、高效能、高裝構密度之外，還要具備低耗電與低成本。為了符合市場需求，將元件尺寸持續的縮小在過去二十年一直是努力的方向；到目前為止，傳統矽金氧半場效電晶體已逼近到物理極限的尺寸，單純地縮減通道長度或將介電層厚度持續降低已無法得到良好的電流開關比、高電流驅動力、低漏電和極佳的可靠度的需求;為了繼續改善元件特性，我們必需尋求新穎的元件結構或材料。本研究計畫整合了兩項先進元件技術：高介電薄膜及高載子遷移率磊晶材料 (IV 族的鍺及III-V 族化合物，如InSb、GaAs 等)於低成本矽基板上。使用這些磊晶材料當做載子通道將可同時提供較低的等效電子及電洞質量，相較以傳統矽為通道的元件，大大提升驅動電流。搭配高介電薄膜當閘極介電層的優點是，不僅能微縮到超薄等效的氧化層厚度及符合製程要求的閘極穿隧電流，同時可以維持良好的可靠度及高水準的電晶體特性。因此整合高載子遷移率通道及高介電閘極絕緣層於傳統矽基板，將可實現高性能低成本之互補式金氧半導體前瞻性技術，我們將有系統地建立元件製程技術並深入探討元件的電特性及可靠度的分析。
次7奈米鰭式元件世代新穎元件架構與通道材料之開發( I )
(2015)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
磊晶高品質鍺與砷化銦鎵異質通道於矽基板之高速金氧半場效電晶體
(2009)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
磊晶高品質鍺與砷化銦鎵異質通道於矽基板之高速金氧半場效電晶體
(2010)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
磊晶高品質鍺與砷化銦鎵異質通道於矽基板之高速金氧半場效電晶體
(2011)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
高遷移率鍺與三五族通道磊晶於矽基板上與其應用於次22nm場效電晶體之製作
(2014)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
到今日為止，邏輯元件尺寸微縮化仍是製程技術努力的方向；然而矽金氧半場效電晶體已遭遇到物理極限，製程技術或達到良好元件性能的困難度已隨之上升。單純地縮減通道長度或將介電層厚度持續降低已無法得到良好的電流開關比、高電流驅動力、低漏電和極佳的可靠度的需求。本研究計畫將整合三五族及鍺製作先進元件結構於低成本矽基板上：(1)磊晶鍺或砷化銦鎵於絕緣上矽基板並製作環繞閘極式奈米線電晶體及(2)平面式及非平面式多閘極磊晶砷化銦鎵量子井載子通道之高速場效電晶體及(3) 磊晶砷化銦鎵載子通道及鍺源極之穿隧式場效電晶體於矽基板。使用這些磊晶材料當作載子通道將可同時提供較低的等效電子及電洞質量，相較以傳統矽為通道的元件，大大提升驅動電流。而在15奈米以下的技術結點，環繞閘極式奈米線電晶體、量子井場效電晶體以及穿隧式場效電晶體被視為可能取代傳統金氧半場效電晶體元件結構。再整合於矽基板上，將可實現高性能、低成本之互補式金氧半電晶體前瞻性技術，我們將有系統地建立元件製程技術並深入探討這些新穎元件結構的電特性及可靠度的分析。
高遷移率鍺與三五族通道磊晶於矽基板上與其應用於次22nm場效電晶體之製作
(2013)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
到今日為止，邏輯元件尺寸微縮化仍是製程技術努力的方向；然而矽金氧半場效電晶體已遭遇到物理極限，製程技術或達到良好元件性能的困難度已隨之上升。單純地縮減通道長度或將介電層厚度持續降低已無法得到良好的電流開關比、高電流驅動力、低漏電和極佳的可靠度的需求。本研究計畫將整合三五族及鍺製作先進元件結構於低成本矽基板上：(1)磊晶鍺或砷化銦鎵於絕緣上矽基板並製作環繞閘極式奈米線電晶體及(2)平面式及非平面式多閘極磊晶砷化銦鎵量子井載子通道之高速場效電晶體及(3) 磊晶砷化銦鎵載子通道及鍺源極之穿隧式場效電晶體於矽基板。使用這些磊晶材料當作載子通道將可同時提供較低的等效電子及電洞質量，相較以傳統矽為通道的元件，大大提升驅動電流。而在15奈米以下的技術結點，環繞閘極式奈米線電晶體、量子井場效電晶體以及穿隧式場效電晶體被視為可能取代傳統金氧半場效電晶體元件結構。再整合於矽基板上，將可實現高性能、低成本之互補式金氧半電晶體前瞻性技術，我們將有系統地建立元件製程技術並深入探討這些新穎元件結構的電特性及可靠度的分析。
高遷移率鍺與三五族通道磊晶於矽基板上與其應用於次22nm場效電晶體之製作
(2012)
簡昭欣
;
Chien Chao-Hsin
;
國立交通大學電子工程學系及電子研究所
到今日為止，邏輯元件尺寸微縮化仍是製程技術努力的方向；然而矽金氧半場效電晶體已遭遇到物理極限，製程技術或達到良好元件性能的困難度已隨之上升。單純地縮減通道長度或將介電層厚度持續降低已無法得到良好的電流開關比、高電流驅動力、低漏電和極佳的可靠度的需求。本研究計畫將整合三五族及鍺製作先進元件結構於低成本矽基板上：(1)磊晶鍺或砷化銦鎵於絕緣上矽基板並製作環繞閘極式奈米線電晶體及(2)平面式及非平面式多閘極磊晶砷化銦鎵量子井載子通道之高速場效電晶體及(3) 磊晶砷化銦鎵載子通道及鍺源極之穿隧式場效電晶體於矽基板。使用這些磊晶材料當作載子通道將可同時提供較低的等效電子及電洞質量，相較以傳統矽為通道的元件，大大提升驅動電流。而在15奈米以下的技術結點，環繞閘極式奈米線電晶體、量子井場效電晶體以及穿隧式場效電晶體被視為可能取代傳統金氧半場效電晶體元件結構。再整合於矽基板上，將可實現高性能、低成本之互補式金氧半電晶體前瞻性技術，我們將有系統地建立元件製程技術並深入探討這些新穎元件結構的電特性及可靠度的分析。