<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

Browsing by Author "HORNG-CHIHLIN"

Now showing 1 - 5 of 5
  • Thumbnail Image
    Item type:Item,
    多晶薄膜電晶體通道層缺陷分布分析與多晶鍺薄膜電晶體之研製
    (2004)
    林鴻志
    ;
    HORNG-CHIHLIN
    ;
    交通大學電子工程系
    低溫複晶矽薄膜電晶體已成為主動式陣列液晶顯示器的主要選擇之一。然而元件的 性質和複晶矽薄膜中缺陷密度(DOS， density of localized states)息息相關。目前一般常 用的分析DOS 方式是場效電導法(field-effect conductance， FEC)。不過，FEC 的主要限 制，在於n-channel device 僅能量取band gap 上半區靠近conduction band 部份的DOS， p-channel device 則僅能量取band gap 下半區靠近valence band 部份的DOS，因此必須 同時製造這兩類型的元件才能一窺DOS 的全貌。為能更有效率且更成本地利用FEC 法，具有雙嚮導通性能 (ambipolar conduction)的蕭特基複晶矽薄膜電晶體(Schottky Barrier TFT with Field Induced Drain)便能扮演一適當的角色。因為只需適當的改變偏 壓，在同一顆元件上即展現p 與n 的特性。如此，複晶膜內整個energy-gap 中的DOS 只需用一個元件即可量測出來。為求進一步的應用，我們可以改變主動區的材料種類， 諸如複晶矽鍺，甚至採用有機材料等。相信此分析方法的提出亦將對學術與產業界能有 實質的助益。另一方面，在探討元件主動區材料的選擇，複晶鍺(poly-Ge)薄膜電晶體相 較於傳統的複晶矽薄膜電晶體而言，具有較高的電洞遷移力與較低的製程溫度等優點， 特別是後者，對於應用在塑膠或金屬基板的低溫TFT 製作而言相當有吸引力。不過由於 缺乏適當的閘極介電層，因此一直沒有被廣泛的採用。本計畫將已日趨成熟的高介電材 料(High-K)沈積技術，搭配鍺薄膜沈積技術，用以製備具有穩定高品質之閘極介電層的 複晶鍺薄膜電晶體。並且研究不同製程參數對於薄膜沈積，閘極界面特性之影響。最後， 我們將製作鍺通道雙極性蕭特基薄膜電晶體，並使用場效電導法技術來分析其缺陷之分 佈。用以驗證其薄膜品質及缺陷分佈。
  • Thumbnail Image
    Item type:Item,
    奈米級先進絕緣層上覆矽(SOI)元件研製與分析
    (2004)
    林鴻志
    ;
    HORNG-CHIHLIN
    ;
    交通大學電子工程系
    本計畫將製作與研究UTB (Ultra Thin Body) 與鰭狀場效電晶體(FinEFT) 的FD (Fully Depleted) SOI 元件，配合完全矽化金屬閘極(FUSI)與矽化金屬擴散(SADS)源/汲極 等方式，可以改變元件啟始電壓(Vth)的大小，並將元件應用於低溫製程。由於FD SOI 是利用相當薄且窄小的矽薄膜來控制短通道效應，在通道處最好沒有任何摻雜，以減少 參數擾動(parameter fluctuation)的效應，所以早期傳統以離子植入方式調變起始電壓的 方法對於此類元件並不適用。藉由改變閘極功函數來調變啟始電壓，是另一種可行之 道；在本計畫中，藉由改變金屬矽化閘極中的雜質型態與濃度，來達到此目的，並進一 步探討矽化金屬閘極對於元件特性的影響，矽化金屬閘極與閘極介電層材料之間的關 係，雜質在矽化金屬中擴散速度。最後研究矽化金屬擴散與傳統離子植入源/汲極，對 於應用於FD SOI 元件上之差異性，並冀望能發展出一高性能但低製程溫度的先進奈米 級CMOS 製程。
  • Thumbnail Image
    Item type:Item,
    矽奈米線之製備與相關元件之研製與分析
    (2005)
    林鴻志
    ;
    HORNG-CHIHLIN
    ;
    交通大學電子工程系
    為改善一般由大而小(top-down)製造矽奈米線的主要缺點：製程設備昂貴或 流程複雜，本計畫提出一種成本不高、製程步驟簡易的新穎矽奈米線之製備方 式。此方法是在矽晶圓上沉積薄絕緣層，利用微影將此絕緣層乾蝕刻至次微米級 尺寸，再使用化學濕蝕刻方式將其更進一步微縮至奈米級大小。以此微影蝕刻後 之絕緣層當作硬遮蔽層(hard mask)，再乾蝕刻矽基板，便可使形成奈米線結構。 此奈米線之直徑和長度皆可由蝕刻時間來精確地控制。此外，為探討此方法所製 備之矽奈米線的電性表現及奈米線內不同載子的傳輸特性，本計畫將利用離子佈 植來調變矽基板之摻雜型態，再微影蝕刻出矽奈米線，進而完成n 型和p 型矽奈 米線場效電晶體。藉由電性量測與結果，分析奈米線表面狀態和結構缺陷情形， 並加以氫化或氮化處理，來提升其電導特性。目前以成本低和簡易步驟的製程技 術，來實現再現性高且可量產之奈米線，是各個相關研究單位爭相追求的，冀望 以此矽奈米線製備方式，可以達成此目標，並可進一步將其應用至相關電子元件。
  • Thumbnail Image
    Item type:Item,
    電漿製程天線效應對超薄閘氧化層電晶體特性影響之研究
    (1999)
    林鴻志
    ;
    HORNG-CHIHLIN
    ;
    國立交通大學毫微米實驗室
  • Thumbnail Image
    Item type:Item,
    高介電常數閘極介電層材料製備與可靠性分析
    (2003)
    林鴻志
    ;
    HORNG-CHIHLIN
    ;
    國立交通大學電子工程研究所