<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

🏛️國立陽明交通大學機構典藏

Access type: Metadata onlySubject: search.filters.subject.poly-Si TFT

Search Results

Now showing 1 - 5 of 5
  • Thumbnail Image
    Item type:Item,
    具系統面板整合性之前瞻顯示電晶體元件製作與研究
    (2008)
    劉柏村
    ;
    LIU PO-TSUN
    ;
    國立交通大學光電工程學系(所)
    本計畫將利用三年的時間來完成『高效能-具記憶體特性之多重奈米線薄膜電晶體』之製作與物理 機制研究。近年來，主動式顯示面板技術蓬勃發展，為了提高面板的應用價值並降低製作成本，因此 產業界期待發展出同時具有記憶體元件與驅動電路的系統整合型面板(system on panel; SOP)。由於複 晶矽薄膜電晶體具有高的驅動電流，因此可取代外接式驅動電路整合於顯示面板中，以做為面板週邊 的驅動元件。在本研究計畫中，將發展一種可應用於系統面板整合性的前瞻顯示元件技術，製作出能 集畫素開關、驅動與記憶體特性於一身的高效能奈米線顯示電晶體，如此將可大大簡化系統面板技術 中元件(即:驅動開關元件與記憶體元件)製程整合的複雜性，可使顯示面板同時具有驅動、讀取及儲存 等功能，有效達到系統整合型面板之目的。在研究中，我們也將應用高介電常數薄膜於電晶體元件中， 藉此提高顯示元件的記憶體功效與電晶體驅動特性；除此之外，我們將發展一種創新的薄膜缺陷鈍化 技術，即：利用超臨界流體(supercritical fluid)技術，在低溫下對多晶矽薄膜電晶體元件內的缺陷進行 鈍化(passivation)處理，可有效取代傳統高溫退火(annealing)及電漿(plasma)的製程，進一步提升顯示元 件特性以及縮短製程時間與製造成本。最後，在計劃中也將對此高效能-具記憶體特性之顯示電晶體進 行操作上的可靠性研究與物理機制探討，以瞭解實際應用於系統面板中可能遭遇到的問題。
  • Thumbnail Image
    Item type:Item,
    具系統面板整合性之前瞻顯示電晶體元件製作與研究
    (2009)
    劉柏村
    ;
    LIU PO-TSUN
    ;
    國立交通大學光電工程學系(所)
    本計畫將利用三年的時間來完成『高效能-具記憶體特性之多重奈米線薄膜電晶體』之製作與物理 機制研究。近年來，主動式顯示面板技術蓬勃發展，為了提高面板的應用價值並降低製作成本，因此 產業界期待發展出同時具有記憶體元件與驅動電路的系統整合型面板(system on panel; SOP)。由於複 晶矽薄膜電晶體具有高的驅動電流，因此可取代外接式驅動電路整合於顯示面板中，以做為面板週邊 的驅動元件。在本研究計畫中，將發展一種可應用於系統面板整合性的前瞻顯示元件技術，製作出能 集畫素開關、驅動與記憶體特性於一身的高效能奈米線顯示電晶體，如此將可大大簡化系統面板技術 中元件(即:驅動開關元件與記憶體元件)製程整合的複雜性，可使顯示面板同時具有驅動、讀取及儲存 等功能，有效達到系統整合型面板之目的。在研究中，我們也將應用高介電常數薄膜於電晶體元件中， 藉此提高顯示元件的記憶體功效與電晶體驅動特性；除此之外，我們將發展一種創新的薄膜缺陷鈍化 技術，即：利用超臨界流體(supercritical fluid)技術，在低溫下對多晶矽薄膜電晶體元件內的缺陷進行 鈍化(passivation)處理，可有效取代傳統高溫退火(annealing)及電漿(plasma)的製程，進一步提升顯示元 件特性以及縮短製程時間與製造成本。最後，在計劃中也將對此高效能-具記憶體特性之顯示電晶體進 行操作上的可靠性研究與物理機制探討，以瞭解實際應用於系統面板中可能遭遇到的問題。
  • Thumbnail Image
    Item type:Item,
    具系統面板整合性之前瞻顯示電晶體元件製作與研究
    (2007)
    劉柏村
    ;
    LIU PO-TSUN
    ;
    國立交通大學光電工程學系(所)
    本計畫將利用三年的時間來完成『高效能-具記憶體特性之多重奈米線薄膜電晶體』之製作與物理 機制研究。近年來，主動式顯示面板技術蓬勃發展，為了提高面板的應用價值並降低製作成本，因此 產業界期待發展出同時具有記憶體元件與驅動電路的系統整合型面板(system on panel; SOP)。由於複 晶矽薄膜電晶體具有高的驅動電流，因此可取代外接式驅動電路整合於顯示面板中，以做為面板週邊 的驅動元件。在本研究計畫中，將發展一種可應用於系統面板整合性的前瞻顯示元件技術，製作出能 集畫素開關、驅動與記憶體特性於一身的高效能奈米線顯示電晶體，如此將可大大簡化系統面板技術 中元件(即:驅動開關元件與記憶體元件)製程整合的複雜性，可使顯示面板同時具有驅動、讀取及儲存 等功能，有效達到系統整合型面板之目的。在研究中，我們也將應用高介電常數薄膜於電晶體元件中， 藉此提高顯示元件的記憶體功效與電晶體驅動特性；除此之外，我們將發展一種創新的薄膜缺陷鈍化 技術，即：利用超臨界流體(supercritical fluid)技術，在低溫下對多晶矽薄膜電晶體元件內的缺陷進行 鈍化(passivation)處理，可有效取代傳統高溫退火(annealing)及電漿(plasma)的製程，進一步提升顯示元 件特性以及縮短製程時間與製造成本。最後，在計劃中也將對此高效能-具記憶體特性之顯示電晶體進 行操作上的可靠性研究與物理機制探討，以瞭解實際應用於系統面板中可能遭遇到的問題。
  • Thumbnail Image
    Item type:Item,
    Analysis of P-type poly-Si TFT degradation under dynamic gate voltage stress using the slicing model
    (2007)
    Huang, Shih-Che
    ;
    Tsao, Hung-Chuan
    ;
    Tai, Ya-Hsiang
    ;
    光電工程學系
    ;
    Department of Photonics
    In this work, the mobility degradation after gate AC stress in the off region are examined. It is discovered that the mobility increases after AC gate stress condition 0 V to + 15 V, which the previously reported model (by Uraoka. Y) may not explain. Considering the spatial distribution of the voltage and the flow of the carriers in the channel, we proposed the slicing model", that is, replace the original TFT by ten TFTs with shorter channel length. Then, by applying the circuit simulator, the voltage distribution in the channel under different stages of gate applied voltage may be obtained. An index considering the current flow and the channel voltage at the edge nodes are proposed to describe the degradation in mobility. The fair linearity between the proposed index and the degradation in mobility reveals the validity of the proposed model.
  • Thumbnail Image
    Item type:Item,
    Electrical degradation of N-channel poly-Si TFT under AC stress by C-V measurement
    (2007)
    Lu, Hau-Yan
    ;
    Liu, Po-Tsun
    ;
    Chang, Ting-Chang
    ;
    Chi, Sein
    ;
    光電工程學系
    The electrical degradation of n-channel poly-silicon thin film transistor (poly-Si TFT) has been investigated under dynamic voltage stress by capacitance-voltage (C-V) measurement. In C-V measurements, the fixed charges in the gate oxide film of TFTs are not affected by the applied small signal, whereas the trap states in the band gap would respond to the applied frequency, so that the dominant degradation mechanism of poly-Si TFTs can be evaluated. Our experimental results show that the degradation of n-type TFTs is caused by additional trap states located at the drain and the source junction in the poly-Si thin film. Furthermore, through the experimental results of the C-V characteristics measured at 10 kHz and 1 MHz, we can infer that the tail states produced by the strained bounding in poly-Si film are mostly responsible for the electrical degradation of n-channel poly-Si TFTs after dynamic stress.