<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

🏛️國立陽明交通大學機構典藏

Access type: Open accessAuthor: search.filters.author.Su Pin

Search Results

Now showing 1 - 9 of 9
  • Thumbnail Image
    Item type:Item,
    SCHMITT TRIGGER-BASED FINFET SRAM CELL
    (2012-01-19)
    Chuang Ching-Te
    ;
    Hsieh Chien-Yu
    ;
    Fan Ming-Long
    ;
    Hu Pi-Ho
    ;
    Su Pin
    The present invention provides a Schmitt trigger-based FinFET static random access memory (SRAM) cell, which is an 8-FinFET structure. A FinFET has the functions of two independent gates. The new SRAM cell uses only 8 FinFET per cell, compared with the 10-FinFET structure in previous works. As a result, the cell structure of the present invention can save chip area and raise chip density. Furthermore, this new SRAM cell can effectively solve the conventional problem that the 6T SRAM cell is likely to have read errors at a low operating voltage.
  • Thumbnail Image
    Item type:Item,
    INDEPENDENTY-CONTROLLED-GATE SRAM
    (2013-04-25)
    CHUANG Ching-Te
    ;
    Chen Yin-Nien
    ;
    Hsieh Chien-Yu
    ;
    Fan Ming-Long
    ;
    Hu Pi-Ho
    The present invention provides an IG 7T FinFET SRAM, which adopts independently-controlled-gate super-high-VT FinFETs to achieve a stacking-like property, whereby to eliminate the read disturb and half-select disturb. Further, the present invention uses keeper circuits and read control voltage to reduce leakage current of the bit lines during read. Furthermore, the present invention can effectively overcome the problem of the conventional 6T SRAM that is likely to have read errors at low operation voltage.
  • Thumbnail Image
    Item type:Item,
    Schmitt trigger-based finFET SRAM cell
    (2012-05-01)
    Chuang Ching-Te
    ;
    Hsieh Chien-Yu
    ;
    Fan Ming-Long
    ;
    Hu Pi-Ho
    ;
    Su Pin
    The present invention provides a Schmitt trigger-based FinFET static random access memory (SRAM) cell, which is an 8-FinFET structure. A FinFET has the functions of two independent gates. The new SRAM cell uses only 8 FinFET per cell, compared with the 10-FinFET structure in previous works. As a result, the cell structure of the present invention can save chip area and raise chip density. Furthermore, this new SRAM cell can effectively solve the conventional problem that the 6T SRAM cell is likely to have read errors at a low operating voltage.
  • Thumbnail Image
    Item type:Item,
    Independently-controlled-gate SRAM
    (2014-05-06)
    Chuang Ching-Te
    ;
    Chen Yin-Nien
    ;
    Hsieh Chien-Yu
    ;
    Fan Ming-Long
    ;
    Hu Pi-Ho
    The present invention provides an IG 7T FinFET SRAM, which adopts independently-controlled-gate super-high-VT FinFETs to achieve a stacking-like property, whereby to eliminate the read disturb and half-select disturb. Further, the present invention uses keeper circuits and read control voltage to reduce leakage current of the bit lines during read. Furthermore, the present invention can effectively overcome the problem of the conventional 6T SRAM that is likely to have read errors at low operation voltage.
  • Thumbnail Image
    Item type:Item,
    次32奈米多重閘極元件的特性分析與模式建立---變異性與微縮性，高頻類比特性，以及介觀現象的探討
    (2008)
    蘇彬
    ;
    Su Pin
    ;
    國立交通大學電子工程學系及電子研究所
    在這個計畫中我們對次32 奈米多重閘極SOI CMOS 的元件特性作深入探討 及模型建立。在工作項目一中，我們將建立一個適用於不同buried oxide 厚度的 多重閘極SOI 元件的理論架構，我們的理論計算將涵蓋量子力學及原子等級的 效應。我們的模型可用來預測次32 奈米多重閘極SOI 元件的電性變異及其可微 縮性，將有助於多重閘極元件的設計。在工作項目二中，我們將綜合探討採用不 同製程模組的多重閘極SOI 元件的高頻及類比特性。本研究可用來初步評估多 重閘極SOI CMOS 技術在高頻及類比應用的發展潛力。在工作項目三中，我們 將探討極小尺寸多重閘極元件的介觀現象。本研究對於瞭解次32 奈米多重閘極 SOI 電晶體的載子傳輸特性十分重要。
  • Thumbnail Image
    Item type:Item,
    前瞻矽奈米元件變異性及傳輸特性綜合研究(I)
    (2009)
    蘇彬
    ;
    Su Pin
    ;
    國立交通大學電子工程學系及電子研究所
    在此研究計畫中，我們將對以矽為基底的前瞻奈米元件，針對其變異性及載 子傳輸特性，進行綜合研究。在工作項目一中，我們將分別對超薄基體(UTB)， 多閘極(multi-gate)以及gate-all-around 奈米線金氧半場效電晶體，建立一套 包含Poisson 及Schrodinger 方程式之解的理論架構。利用這一套可考慮量子效 應的解析解模型，我們將研究這三種元件結構並搭配不同的通道材料，其對製程 變異的敏感度。我們的元件模型也將有助於未來奈米級元件的設計。在工作項目 二中，我們將廣泛地研究先進CMOS 場效電晶體的隨機不匹配特性(random mismatch)。這項研究不僅對使用先進CMOS 元件的電路設計很重要，也有助於對 奈米元件的本質參數變異(intrinsic parameter fluctuation)的根本了解。在 工作項目三中，我們將對奈米級應變矽元件的戴子傳輸特性進行研究。這項研究 將有助於了解極微縮應變矽元件的戴子傳輸機制，也對未來提昇戴子遷移率的元 件設計有所幫助。
  • Thumbnail Image
    Item type:Item,
    前瞻矽奈米元件變異性及傳輸特性綜合研究(II)
    (2010)
    蘇彬
    ;
    Su Pin
    ;
    國立交通大學電子工程學系及電子研究所
    在此研究計畫中，我們將對以矽為基底的前瞻奈米元件，針對其變異性及載子傳輸 特性進行綜合研究。在工作項目一中，我們將分別對超薄基體(ultra-thin-body)，多 閘極(multi-gate)以及環閘極(gate-all-around)金氧半場效電晶體，建立一套包含 Poisson 及Schrodinger 方程式之解的理論架構。利用這一套可考慮量子侷限效應的解 析解模型，我們將研究這三種元件結構對製程變異的敏感度。我們的元件模型也將有 助於未來奈米級元件的設計。在工作項目二中，我們將廣泛地研究奈米CMOS 場效電晶 體的隨機不匹配特性。這項研究不僅對使用先進CMOS 元件的電路設計很重要，也有助 於對奈米元件的本質參數變異(intrinsic parameter fluctuation)的根本了解。在工 作項目三中，我們將對奈米CMOS 的戴子傳輸特性進行研究。這項研究將有助於了解極 微縮奈米元件的戴子傳輸機制，也對未來提昇戴子遷移率的元件設計有所幫助。
  • Thumbnail Image
    Item type:Item,
    次100奈米SOI CMOS的RF/Analog特性分析與模式建立(I)
    (2004)
    蘇彬
    ;
    Su Pin
    ;
    交通大學電子工程系
    在本計畫中我們將對次100 奈米SOI CMOS 的RF/analog 特性作深入研究與 模式建立。利用我們早先完成的統整SOI 低頻元件模型為基礎，我們在本計畫 中所將發展的RF SOI 元件模型將有益於RF 電路模擬以及SOI CMOS 在SOC 的 應用。在本計畫中我們對於前瞻SOI 元件在高頻時的閘極電阻、基極電阻以及 浮動基體等效應的實驗分析與探討，也將有助於使用數位SOI CMOS 技術的 RF/analog 元件設計的最佳化。
  • Thumbnail Image
    Item type:Item,
    次100奈米SOI CMOS的RF/Analog特性分析與模式建立(II)
    (2005)
    蘇彬
    ;
    Su Pin
    ;
    交通大學電子工程系