<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

Filters

2008 - 200922010 - 20155

Settings

🏛️國立陽明交通大學機構典藏

Author: search.filters.author.侯拓宏Subject: search.filters.subject.電阻式記憶體

Search Results

Now showing 1 - 7 of 7
  • Thumbnail Image
    Item type:Item,
    應用於高密度資料儲存記憶體與電子突觸之BiCS 三維電阻式記憶體開發
    (2015)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    電阻式記憶體因為高密度、高效能與製程整合上的優越性，近來倍受矚目。除取代傳統記憶體外，其新興的應用領域包含了資料儲存記憶體與電子突觸技術。資料儲存記憶體同時具備高效能與高密度的特性，預期將能取代現有低效能的硬碟與低密度的現有記憶體架構，在未來的高速資訊系統扮演關鍵的角色。電阻式記憶體做為高密度資料儲存記憶體的終極解決方案，首要證明極富競爭力的單位位元成本，因此，成功開發一類似BiCS SONOS的低成本三維垂直記憶體架構非常關鍵。此外，目前以矽電子元件與von Neumann計算架構為基礎的資訊系統，面臨元件尺度微縮不易與低能源效率問題，因此有許多人認為實現如人腦般的仿生資訊系統，才是未來高性能與高效能資訊系統開發上正確的方向，其中最關鍵的技術為利用電阻式記憶體(憶阻器)的特性實現一低功率的電子突觸元件。 過去數年間，我們在交通大學的電阻式記憶體研究團隊迅速地建立了在國內相關研究領域的重要地位，在國際間亦是技術領先的傑出團隊。我們在2011年與2012年共有三篇電阻式記憶體的論文入選IEDM，研究成果深獲肯定。因此我們希望在國科會優秀年輕學者研究計畫的支持下，進行新一階段的前瞻電阻式記憶體研究，此三年計畫主要目標在開發超高密度BiCS 三維電阻式記憶體所需之關鍵製程與元件技術，包含三維電阻式記憶體陣列結構，側壁式奈米等級與具自我選擇特性之非線性電阻式記憶體元件，高密度記憶體陣列電路模擬，元件操作變異性之電性評估、量化物理模型、改善方法，最終驗證其在高密度資料儲存記憶體應用上之潛力。另一方面，整合三維陣列架構與超低能耗(~fJ)電阻式記憶體，突破現有電子突觸與仿神經計算應用上低密度與高能耗的限制。此計畫結合本研究團隊過去在電阻式記憶體開發上，包含製程整合、元件開發、電路模擬、量化物理模型、電性量測等各個面向上的豐富經驗與領先技術，深入探討三維電阻式記憶體在高密度資料儲存記憶體與電子突觸等傳統記憶體元件無法實現之新興應用，無論從科學探索或工程研究的角度皆深具意義。
  • Thumbnail Image
    Item type:Item,
    以過渡金屬氧化物為基礎的新世代非揮發性電阻式記憶體
    (2008)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    傳統的浮動閘極元件於40奈米以下非揮發性記憶體的應用上預期將遇到很大的障礙，而在眾多新世代記憶體技術中，以過渡金屬氧化物 (TMO) 為基礎的電阻式記憶體 (RRAM) ，利用簡單的兩極記憶單元、三維堆疊與多位準架構，是最具潛力實現兆位元級的超高密度非揮發性記憶體技術，然而在實際運用上仍有許多關鍵問題需要被解決，例如對阻質切換機制缺乏全面的瞭解、重置電流的持續降低、重複覆寫過程中的高變異性、及利用於1D1R架構中的高性能氧化物二極體的開發等等，本計畫中將針對上述當前RRAM技術的發展瓶頸做一深入與完整的探討。 我們將以雙層、複合層、雜質摻雜、梯度組成的不同TMO結構來有效控制氧原子缺陷的分佈，以導電性原子力顯微鏡與歐傑電子能譜儀，對局部絲狀傳導路徑的形成與破裂做最直接的觀察，並搭配電子自旋共振能譜儀對電性活化缺陷的分析，預期將可以對TMO 與金屬電極間的介面層在RRAM切換機制上所扮演的關鍵角色有更深一層的瞭解。同時我們也將調變異質的氧化物介面以及金屬與氧化物間的蕭基能障，開發出一能與單極切換特性RRAM搭配的高順向電流、高開關比的氧化物二極體。另一方面，我們將以電遷移及氧化層崩潰理論為基礎，瞭解在高電場、高電流、高溫的情況之下，在異質的金屬/TMO介面上，離子和電子間複雜的交互作用與移動，並以此建立一量化的RRAM物理模型，做為日後持續改建元件特性的藍圖。
  • Thumbnail Image
    Item type:Item,
    以過渡金屬氧化物為基礎的新世代非揮發性電阻式記憶體
    (2009)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    傳統的浮動閘極元件於40奈米以下非揮發性記憶體的應用上預期將遇到很大的障礙，而在眾多新世代記憶體技術中，以過渡金屬氧化物 (TMO) 為基礎的電阻式記憶體 (RRAM) ，利用簡單的兩極記憶單元、三維堆疊與多位準架構，是最具潛力實現兆位元級的超高密度非揮發性記憶體技術，然而在實際運用上仍有許多關鍵問題需要被解決，例如對阻質切換機制缺乏全面的瞭解、重置電流的持續降低、重複覆寫過程中的高變異性、及利用於1D1R架構中的高性能氧化物二極體的開發等等，本計畫中將針對上述當前RRAM技術的發展瓶頸做一深入與完整的探討。 我們將以雙層、複合層、雜質摻雜、梯度組成的不同TMO結構來有效控制氧原子缺陷的分佈，以導電性原子力顯微鏡與歐傑電子能譜儀，對局部絲狀傳導路徑的形成與破裂做最直接的觀察，並搭配電子自旋共振能譜儀對電性活化缺陷的分析，預期將可以對TMO 與金屬電極間的介面層在RRAM切換機制上所扮演的關鍵角色有更深一層的瞭解。同時我們也將調變異質的氧化物介面以及金屬與氧化物間的蕭基能障，開發出一能與單極切換特性RRAM搭配的高順向電流、高開關比的氧化物二極體。另一方面，我們將以電遷移及氧化層崩潰理論為基礎，瞭解在高電場、高電流、高溫的情況之下，在異質的金屬/TMO介面上，離子和電子間複雜的交互作用與移動，並以此建立一量化的RRAM物理模型，做為日後持續改建元件特性的藍圖。
  • Thumbnail Image
    Item type:Item,
    以過渡金屬氧化物為基礎的新世代非揮發性電阻式記憶體
    (2010)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    傳統的浮動閘極元件於40奈米以下非揮發性記憶體的應用上預期將遇到很大的障礙，而在眾多新世代記憶體技術中，以過渡金屬氧化物 (TMO) 為基礎的電阻式記憶體 (RRAM) ，利用簡單的兩極記憶單元、三維堆疊與多位準架構，是最具潛力實現兆位元級的超高密度非揮發性記憶體技術，然而在實際運用上仍有許多關鍵問題需要被解決，例如對阻質切換機制缺乏全面的瞭解、重置電流的持續降低、重複覆寫過程中的高變異性、及利用於1D1R架構中的高性能氧化物二極體的開發等等，本計畫中將針對上述當前RRAM技術的發展瓶頸做一深入與完整的探討。 我們將以雙層、複合層、雜質摻雜、梯度組成的不同TMO結構來有效控制氧原子缺陷的分佈，以導電性原子力顯微鏡與歐傑電子能譜儀，對局部絲狀傳導路徑的形成與破裂做最直接的觀察，並搭配電子自旋共振能譜儀對電性活化缺陷的分析，預期將可以對TMO 與金屬電極間的介面層在RRAM切換機制上所扮演的關鍵角色有更深一層的瞭解。同時我們也將調變異質的氧化物介面以及金屬與氧化物間的蕭基能障，開發出一能與單極切換特性RRAM搭配的高順向電流、高開關比的氧化物二極體。另一方面，我們將以電遷移及氧化層崩潰理論為基礎，瞭解在高電場、高電流、高溫的情況之下，在異質的金屬/TMO介面上，離子和電子間複雜的交互作用與移動，並以此建立一量化的RRAM物理模型，做為日後持續改建元件特性的藍圖。
  • Thumbnail Image
    Item type:Item,
    全氧化物積體電路開發：低成本可撓式射頻辨識標籤晶片
    (2012)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    以氧化物為基礎的電阻式記憶體，薄膜二極體以及薄膜場效電晶體，因為其簡單的結構、不受限於單晶基板的低溫製程、透明、優異的電特性等優點，近來來備受學術界與產業界關注，幾乎目前積體電路上可見的矽電子元件皆可由相對應的氧化物元件來取代，實現所謂的全氧化物積體電路。目前全氧化物積體電路的發展與應用尚在萌芽的階段，深具研究價值與產業佈局的戰略意義，預期將在未來超高密度記憶體、高整合密度的三維堆疊架構、新世代顯示器、可撓式電子、低成本拋棄式晶片的發展上扮演著非常重要的角色。過去三年中，我們研究團隊在國科會的支持下，積極投入此新穎且重要的研究工作，目前在電阻式記憶體，薄膜二極體，薄膜場效電晶體及三維堆疊可撓式電路上皆取得相當成果，為國內極少數具有全氧化物晶片製程整合能力的團隊，放眼國際亦享有領先地位。 本計畫最主要的目的在利用我們過去在氧化物電子元件上的經驗，一方面持續開發適用於軟性基板上的低溫甚至室溫成長的各式氧化物元件，並與美國SEMATECH進行合作交流，SEMATECH為目前先進半導體研究的重要基地與分享平台，這是將我們的研究方向與國際接軌，研究成果推向國際的難得契機。另一方面整合個別元件驗證一低成本可撓式的全氧化物積體電路技術。在諸多可能的電路應用中，本計畫預計以射頻辨識(RFID)標籤晶片為驗證的平台，射頻辨識為目前半導體產業中發展最迅速的領域，近年來利用射頻辨識技術進行大規模之單品追蹤應用，無論在研究或產業應用上都引起了廣泛的興趣，而亟待突破的技術瓶頸為昂貴的標籤晶片，本計畫針對此提出一成長於軟性基板上低成本全氧化物積體電路的解決方案，計畫完成射頻辨識標籤中雙半波整流器、環型振盪器、電阻式記憶體等關鍵電路模組開發，最後整合一包含了天線、電源、邏輯、記憶體等所有功能區塊的測試結構，驗證射頻辨識標籤以低成本可撓式全氧化物電路實現的可行性。
  • Thumbnail Image
    Item type:Item,
    全氧化物積體電路開發：低成本可撓式射頻辨識標籤晶片
    (2013)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    以氧化物為基礎的電阻式記憶體，薄膜二極體以及薄膜場效電晶體，因為其簡單的結構、不受限於單晶基板的低溫製程、透明、優異的電特性等優點，近來來備受學術界與產業界關注，幾乎目前積體電路上可見的矽電子元件皆可由相對應的氧化物元件來取代，實現所謂的全氧化物積體電路。目前全氧化物積體電路的發展與應用尚在萌芽的階段，深具研究價值與產業佈局的戰略意義，預期將在未來超高密度記憶體、高整合密度的三維堆疊架構、新世代顯示器、可撓式電子、低成本拋棄式晶片的發展上扮演著非常重要的角色。過去三年中，我們研究團隊在國科會的支持下，積極投入此新穎且重要的研究工作，目前在電阻式記憶體，薄膜二極體，薄膜場效電晶體及三維堆疊可撓式電路上皆取得相當成果，為國內極少數具有全氧化物晶片製程整合能力的團隊，放眼國際亦享有領先地位。 本計畫最主要的目的在利用我們過去在氧化物電子元件上的經驗，一方面持續開發適用於軟性基板上的低溫甚至室溫成長的各式氧化物元件，並與美國SEMATECH進行合作交流，SEMATECH為目前先進半導體研究的重要基地與分享平台，這是將我們的研究方向與國際接軌，研究成果推向國際的難得契機。另一方面整合個別元件驗證一低成本可撓式的全氧化物積體電路技術。在諸多可能的電路應用中，本計畫預計以射頻辨識(RFID)標籤晶片為驗證的平台，射頻辨識為目前半導體產業中發展最迅速的領域，近年來利用射頻辨識技術進行大規模之單品追蹤應用，無論在研究或產業應用上都引起了廣泛的興趣，而亟待突破的技術瓶頸為昂貴的標籤晶片，本計畫針對此提出一成長於軟性基板上低成本全氧化物積體電路的解決方案，計畫完成射頻辨識標籤中雙半波整流器、環型振盪器、電阻式記憶體等關鍵電路模組開發，最後整合一包含了天線、電源、邏輯、記憶體等所有功能區塊的測試結構，驗證射頻辨識標籤以低成本可撓式全氧化物電路實現的可行性。
  • Thumbnail Image
    Item type:Item,
    全氧化物積體電路開發：低成本可撓式射頻辨識標籤晶片
    (2014)
    侯拓宏
    ;
    Hou Tuo-Hung
    ;
    國立交通大學電子工程學系及電子研究所
    以氧化物為基礎的電阻式記憶體，薄膜二極體以及薄膜場效電晶體，因為其簡單的結構、不受限於單晶基板的低溫製程、透明、優異的電特性等優點，近來來備受學術界與產業界關注，幾乎目前積體電路上可見的矽電子元件皆可由相對應的氧化物元件來取代，實現所謂的全氧化物積體電路。目前全氧化物積體電路的發展與應用尚在萌芽的階段，深具研究價值與產業佈局的戰略意義，預期將在未來超高密度記憶體、高整合密度的三維堆疊架構、新世代顯示器、可撓式電子、低成本拋棄式晶片的發展上扮演著非常重要的角色。過去三年中，我們研究團隊在國科會的支持下，積極投入此新穎且重要的研究工作，目前在電阻式記憶體，薄膜二極體，薄膜場效電晶體及三維堆疊可撓式電路上皆取得相當成果，為國內極少數具有全氧化物晶片製程整合能力的團隊，放眼國際亦享有領先地位。 本計畫最主要的目的在利用我們過去在氧化物電子元件上的經驗，一方面持續開發適用於軟性基板上的低溫甚至室溫成長的各式氧化物元件，並與美國SEMATECH進行合作交流，SEMATECH為目前先進半導體研究的重要基地與分享平台，這是將我們的研究方向與國際接軌，研究成果推向國際的難得契機。另一方面整合個別元件驗證一低成本可撓式的全氧化物積體電路技術。在諸多可能的電路應用中，本計畫預計以射頻辨識(RFID)標籤晶片為驗證的平台，射頻辨識為目前半導體產業中發展最迅速的領域，近年來利用射頻辨識技術進行大規模之單品追蹤應用，無論在研究或產業應用上都引起了廣泛的興趣，而亟待突破的技術瓶頸為昂貴的標籤晶片，本計畫針對此提出一成長於軟性基板上低成本全氧化物積體電路的解決方案，計畫完成射頻辨識標籤中雙半波整流器、環型振盪器、電阻式記憶體等關鍵電路模組開發，最後整合一包含了天線、電源、邏輯、記憶體等所有功能區塊的測試結構，驗證射頻辨識標籤以低成本可撓式全氧化物電路實現的可行性。