<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css"> Skip to main content

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作,涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

🏛️國立陽明交通大學機構典藏

Search Results

Now showing 1 - 10 of 18
  • Item type:Item,
    二元碼至網頁瀏覽器應用程式的轉換技術之研究與設計
    (2016)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
  • Item type:Item,
    二元碼至網頁瀏覽器應用程式的轉換技術之研究與設計
    (2015)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
  • Item type:Item,
    低功率計算機設計
    (2008)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
    計算機的發展,隨著使用者需求的增加與各種應用的多元化,使得設計上越趨複 雜,晶片內單位面積的電晶體數量也因此快速增加。近年來,不論從散熱問題面或可攜 式產品的需求面來看,低功率技術的開發均為重要的產業發展方向。本計畫擬以三年為 期,由計算機架構的角度出發,探討相關的低功率設計技術。 本計畫提案的研究內容將以低功率、低耗能且兼顧效能為目的,依動態分支預測、 匯流排系統、及快取記憶體等三大方向規劃各研究課題,概述如下: .. 動態分支預測方面:著重於消除無意義的動態分支預測器之存取、分支標的緩衝器 (Branch Target Buffer, BTB)之動態電源管理技術、以及BTB 與快取記憶體 (Instruction Cache)之整合低功率技術等相關議題。 .. 匯流排系統方面:著重於各類位址、指令、及資料在 Full-width Bus 與Narrow Bus 上的編碼技術開發。 .. 快取記憶體方面:著重於迴圈緩衝器(Loop Buffer)之低耗能設計以及L1 Cache 與 L2 Cache 之動態電源管理技術。 本研究計劃符合國科會資訊學門之「前瞻性系統單晶片架構」重點規劃主題中的「低 耗能設計」研究課題,為目前產學研究的重要發展趨勢。基於本研究團隊對計算機架構 及低功率技術的既有研究基礎,期望能將之應用於開發上述低耗能關鍵技術,以對我國 低功率計算機技術的設計開發能力及經濟利益有所助益,並培育相關領域所需之人才。
  • Item type:Item,
    應用於嵌入式異質多核心平台之系統軟體關鍵技術與開發工具---子計畫二:應用於嵌入式異質多核心平台之工作管理演算法的設計與實作(I)
    (2009)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
    為了滿足對計算機系統日益增加的效能需求,目前處理器的架構主要藉由增加處理 器核心(processor core)的方式來達到這個目的,這樣的架構通稱為多核心(multi-core) 處理器。由於嵌入式(embedded)系統在功率消耗上的限制,因此embedded 系統中的 multi-core 處理器通常採用異質多核心(heterogeneous multi-core)架構。為了要在 heterogeneous multi-core 處理器開發與執行程式,必須有相關的軟體開發工具與作業系 統(operating system,OS)來配合;其中,又以工作(task)的靜態與動態管理(management) 為其研究重點。 本計畫為期三年,第一年度已經申請核准,於97 年8 月開始執行。本計劃主要探 討靜態與動態的task management 相關的議題,並將研究的成果以開放原始碼(open source)的方式釋出。 在靜態task management 的部分,主要的研究重點在程式開發時程式碼分割 (partition)、平行化(parallelization)、配置(allocation)、及排程(scheduling)上。 程式碼partition 與parallelization 就是根據程式分析的結果把整個程式碼分割成code segments,其中在部分code segments 中的operations 是可以平行地被執行。Allocation 則為每一個code segment 指定一個processor core 來執行;scheduling 則是根據code segment 的相依關係來安排執行的先後次序。在task 靜態management 中包含的研究議 題有: (1) 程式碼分析機制的研究與設計。 (2) 程式碼靜態parallelization、partition 與allocation 演算法的研究與設計。 (3) 程式碼靜態scheduling 演算法的研究與設計。 在task 動態management 的部分則主要針對task 在執行時的管理機制,其中包含的研究 議題有: (1) Task 動態allocation 之研究。 (2) 執行序(thread)動態產生(generation)的研究與設計。 (3) Thread 動態scheduling 演算法。 除了上述的議題外,我們也將把開發的靜態與動態技術實作到一個常見的系統上,並將 這些技術與其他子計畫的成果做整合,其中包含: (1) 靜態技術與軟體開發工具的整合與實作。 (2) 動態技術與VM 的整合。
  • Item type:Item,
    延伸指令集與特定應用功能單元之設計
    (2009)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
  • Item type:Item,
    延伸指令集與特定應用功能單元之設計
    (2010)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
  • Item type:Item,
    為未來的雲端運算環境設計與製作高效能軟體與系統整合---子計畫三:在雲端計算環境中根據含指導性註解之虛擬機器中間表示碼產生OpenCL程式碼之動態優化與轉換器的設計與實作
    (2011)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
    因應雲端運算(cloud computing)的興起,雲端程式的開發也成為相當熱門且重要的研究議題。目前在雲端上的程式開發多半是使用 Java、Python、Ruby 等動態編譯語言。這些語言都必須透過虛擬機器(virtual machine,簡稱 VM)來執行。雖然透過 VM 執行可增加系統的安全性,卻亦導致程式在執行效率上往往較靜態編譯語言(如:C/C++)差許多。在本子計畫中,我們將藉由結合動態編譯語言與開放計算語言(Open Computing Language,簡稱 OpenCL)來試著解決動態編譯語言執行效率不佳的問題。然而,目前OpenCL 的程式多半是使用 C/C++來撰寫且不易開發。因此,本子計畫擬提出一套程式碼轉換系統,使程式開發者在無需大幅修改程式碼的前提下將所編寫之程式碼加上指導性註解(annotation)後轉成含有annotation 的虛擬機器中間碼(virtual-machine intermediate representation, VMIR),並透過 VM 在程式執行(runtime)時將含有 annotation 資訊的VMIR 自動轉換成 OpenCL 的程式碼。此外,亦將設計迴授驅動最佳化技術(feedback-driven optimization,簡稱 FDO)機制,以提高轉換出之 OpenCL 程式碼的執行效率。本子計畫在本年度主要的研究議題包含有:I. 資料/工作平行性(data/task parallelism)專用之 annotation 的設計。II. 支援 data/task parallelism annotation 之 OpenCL 後端(backend)之設計與實作。
  • Item type:Item,
    延伸指令集與特定應用功能單元之設計
    (2011)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)
  • Item type:Item,
    二元碼至網頁瀏覽器應用程式的轉換技術之研究與設計
    (2014)
    單智君
    ;
    SHANN JEAN JYH-JIUN
    ;
    國立交通大學資訊工程學系(所)