<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

🏛️國立陽明交通大學機構典藏

Has files: NoSubject: search.filters.subject.embedded system

Search Results

Now showing 1 - 10 of 13
  • Thumbnail Image
    Item type:Item,
    嵌入式網路通訊裝置評比技術與工具之研發---子計畫四：嵌入式網路通訊裝置儲存裝置效能評比基準與工具之研發
    (2008)
    張立平
    ;
    Chang Li-Pin
    ;
    國立交通大學資訊工程學系(所)
    由於快閃記憶體的良好物理特性，如非揮發性，耐震，以及省電，使得它一向是嵌 入式系統中儲存媒體的最好選擇。作為一個儲存媒體，目前評比快閃記憶體為基礎 的儲存系統效能的方法，還是援用設計給以磁碟為基礎之儲存系統的既有方法。這 些方法固然可以測出一些表面的效能瓶頸，但是卻無法深入發掘導致效能低落的問 題所在，而這些問題往往是與快閃記憶體的特殊管理議題有關。舉例來說，快閃記 憶體上面的可用空間是由垃圾回收方法所產生的，這種內部動作，會不時產生冗長 的停頓時間。而垃圾回收則會磨損快閃記憶體。而為了平均地磨損快閃記憶體，又 有了平均磨損的議題。因此，除了典型之回應時間與資料吞吐量，欲佈署快閃記憶 體在嵌入式系統中以為儲存媒體，測試評比之對象，還必須包含快閃記憶體的壽命 問題，即時應用程式支援能力，時間以及空間計算資源之成本，快閃記憶體的空間 利用率，快閃記憶體傳輸介面之頻寬利用率等等。 本研究計畫的目的，在於針對快閃記憶體為基礎之儲存系統，設計與實作出完整之 效能評比程序，工具，以及技術。測試對象有二：快閃記憶體檔案系統，以及固態 硬碟。工作項目包括：作業系統核心與韌體之事件擷取機制，標準測試程序之建立， 測試標竿之設計，完整之批次測試工具，以及虛擬平台技術。本計畫進行分為三年： 第一年，針對既有方法與產品，做大規模並正規之效能評比。產出之效能評比結果， 除了瞭解不同待測物各自的優勢，最重要的議題是能定論何種待測物不適用於哪一 種應用系統。而測試評比之經驗，則可延伸至測試工具的設計與實作。第二年，基 於第一年之經驗，設計出批次測試評比之相關工具。此外，基於批次測試技術，我 們的技術議題則延伸至自動診斷技術，用以發現待測物的效能瓶頸與弱點。本年度 為達成可接受待測物並且進行in-lab測試。第三年則延續第二年開發之工具與技術， 產出可逕付廠商之測試工具與測試程序。而為了進行快速測試與驗證，本年度的技 術議題則為虛擬平台。虛擬平台技術是將快閃記憶體管理軟體與外界之所有介面做 一個行為的抽象。有了虛擬平台，廠商不必將待測物之源碼開放給測試實驗室，便 可搭配測試評比工具，逕行對快閃記憶體之管理方法作白箱測試以及與反覆的修改 與驗證。
  • Thumbnail Image
    Item type:Item,
    可攜式EEG/EKG/fNIRS腦神經影像系統研發暨其整合型生醫感測處理晶片系統設計---子計畫二：EEG/EKG/FNIRS 之整合型微機電生醫感測器及前端類比電路設計(I)
    (2008)
    邱一
    ;
    Chiu Yi
    ;
    國立交通大學電機與控制工程學系(所)
    本計畫為整合型計畫中的子計畫二—腦波圖(EEG)、心電圖(EKG)與近紅外線(fNIRS) 之系統整合型生物醫學感測器及前端類比電路設計與開發，負責進行複合生理訊號感測 系統單晶片搭配乾式電極的設計與製作來偵測腦波圖、心電圖與近紅外線之生理訊號。 本計畫總共分三年規劃與執行，主要著重基於積體電路設計包含超大型積體電路設計技 術(VLSI)以及類比積體電路設計搭配乾式電極，用以製作並完成前端類比積體電路偵測 近紅外線(fNIRS)之互補式金屬氧化電晶體影像感測器、生醫訊號處裡之可程式化增益 放大器、生理訊號有腦波圖(EEG)與心電圖(EKG)之前級儀表放大濾波器、生醫應用之 多感測器整合通用型類比數位轉換器與等主要元件，並且應用計畫內所開發出來的積體 電路元件，用以整合系統晶片以完成生理訊號感測單晶片系統。
  • Thumbnail Image
    Item type:Item,
    嵌入式網路通訊裝置評比技術與工具之研發---子計畫三：嵌入式網路通訊裝置核心與通訊行為效能評比技術與工具之研發
    (2008)
    曾建超
    ;
    TSENG CHIEN-CHAO
    ;
    國立交通大學資訊工程學系(所)
    本子計畫為期三年，計畫的主要研究目的是要發展一套嵌入式網路通訊裝置之網路核心 (kernel)與通訊協定(protocol)行為的測量、分析與評比平台，讓嵌入式網路通訊裝置研發人員 可以深入分析與評比網路核心和通訊協定的行為與效能，診斷網路通訊核心與應用程式的缺 失和瓶頸，縮短研發週期，進而提高嵌入式裝置研發人員的研究能量。 由於近年各式應用的嵌入式網路通訊裝置需求不斷增加，因而驅使業界及學術界皆投入 大量研究人力參與新產品的開發。就嵌入式網路通訊裝置的網路行為而言，除了基本的網路 存取(access)能力外，經常關心的會是傳輸的延遲(delay)、反應時間(response time)以及封包遺 漏(packet loss)等相關研究議題，所以如何縮短各類的延遲和反應時間以及減少封包遺漏是主 要研究重點。但是在目前，只有類似network sniffer 的通訊封包(packet)擷取工具，僅能協助 分析通訊協定行為，以及網路通訊系統整體的外顯(external)網路延遲、反應時間與封包遺 漏，對於網路通訊裝置系統內部的核心處理程序(kernel processes)的延遲以及所造成的封包遺 漏，卻無任何工具能協助界定發生的原因。 有鑑於此，我們在先前的研究計畫中，已經針對的網路通訊堆疊(protocol stack)的核心 系統行為做過分析，並且研發出一套方便有效的核心系統補釘嵌入(patching)技術，來紀錄核 心系統內部各個函式的執行順序與時間。使用這套補釘技術，可以紀錄網路在傳輸及接收封 包時各個函式之間進行的關連性與執行時間，藉由這些資訊，我們可以發展核心系統內部的 延遲診斷工具，然後進一步研發“整合核心系統與通訊行為”的延遲診斷工具。因此，本子計 畫預計整合我們先前的研發成果，針對核心事件做進一步的研究，以搭配現有的網路通訊封 包擷取工具，開發出一套整合核心系統與通訊行為的網路通訊裝置之評比工具。 本計劃有三個研究主題：(1)核心系統與通訊行為整合分析工具之研發、(2)核心函式嵌 入與事件擷取的補釘技術之研發及(3)核心系統與通訊行為整合測試與評比之基準化。第一個 研究主題是要分析網路核心系統與通訊協定行為，包含核心函式、事件與網路封包的分類與 整合分析，並且開發一套智慧型的診斷工具，以便研發者測量與分析網路通訊裝置之效能， 並進一步診斷核心系統或通訊行為的缺失與瓶頸。第二個研究主題是要研發核心函式補釘嵌 入與事件擷取之技術，以便擷取與紀錄核心事件。我們也預計將此補釘嵌入與事件擷取技術 工具化，以便研發者可自行嵌入擷取與紀錄的補釘。此外，我們也要進行補釘技術之改進與 優化，以因應後續核心系統的演進。第三個研究主題是要建立核心系統與通訊行為整合測試 與評比之基準，制定嵌入式網路通訊裝置測試的標準實施例以及評比基準。此外在整個計畫 執行過程我們會遵循開放原始碼的規範，落實開放原始碼化的目標。 上述三個主題將同時進行，規劃三年分三階段完成，各年度的目標為：第一年、核心函 式與事件擷取技術之研發與測試方法之設計，第二年、核心函式與事件擷取技術之工具化與分析工具之開發，第三年、診斷工具之開發與補釘嵌入之優化。計劃成果將包含核心事件擷 取與紀錄工具以及自動嵌入的補丁程式、通訊網路測試的標準實施例與評量基準和整合分析 與智慧型的診斷工具，為後續投入嵌入式裝置之研究者提供一套網路通訊系統的評量與發展 平台。
  • Thumbnail Image
    Item type:Item,
    嵌入式網路通訊裝置評比技術與工具之研發---子計畫四：嵌入式網路通訊裝置儲存裝置效能評比基準與工具之研發(中心分項)(I)
    (2009)
    張立平
    ;
    Chang Li-Pin
    ;
    國立交通大學資訊工程學系(所)
    由於快閃記憶體的良好物理特性，如非揮發性，耐震，以及省電，使得它一向是嵌 入式系統中儲存媒體的最好選擇。作為一個儲存媒體，目前評比快閃記憶體為基礎 的儲存系統效能的方法，還是援用設計給以磁碟為基礎之儲存系統的既有方法。這 些方法固然可以測出一些表面的效能瓶頸，但是卻無法深入發掘導致效能低落的問 題所在，而這些問題往往是與快閃記憶體的特殊管理議題有關。舉例來說，快閃記 憶體上面的可用空間是由垃圾回收方法所產生的，這種內部動作，會不時產生冗長 的停頓時間。而垃圾回收則會磨損快閃記憶體。而為了平均地磨損快閃記憶體，又 有了平均磨損的議題。因此，除了典型之回應時間與資料吞吐量，欲佈署快閃記憶 體在嵌入式系統中以為儲存媒體，測試評比之對象，還必須包含快閃記憶體的壽命 問題，即時應用程式支援能力，時間以及空間計算資源之成本，快閃記憶體的空間 利用率，快閃記憶體傳輸介面之頻寬利用率等等。 本研究計畫的目的，在於針對快閃記憶體為基礎之儲存系統，設計與實作出完整之 效能評比程序，工具，以及技術。測試對象有二：快閃記憶體檔案系統，以及固態 硬碟。工作項目包括：作業系統核心與韌體之事件擷取機制，標準測試程序之建立， 測試標竿之設計，完整之批次測試工具，以及虛擬平台技術。本計畫提案分為兩年， 而前期已有連續性的計畫執行中。已執行的計畫中，已經針對既有的儲存裝置，利 用既有的工具，做了大規模的評比測試。本計劃提案的第一年，則開發整合我們自 行開發的測試工具，持續精進至可進行in-lab test 的水準，並且將測試的角度， 由以往完全黑箱測試，延伸至可部分知道，或者全部知道待測物內部狀況的測試方 法。本年度搭配虛擬平台技術的開發，讓固態硬碟廠商可以在不需要公開原始碼的 狀況下，能夠做所謂的白箱測試。第二年，則延續第一年開發之工具與技術，產出 可逕付廠商做out-lab之測試工具與測試程序。而本年度的技術議題則延伸至自動診 斷技術，用以發現待測物的效能瓶頸與弱點，給固態硬碟設計者一些技術上可改良 的建議。
  • Thumbnail Image
    Item type:Item,
    Perceptual Zero-Tree Coding with Efficient Optimization for Embedded Platforms
    (2013-08-01)
    Wu, B. F.
    ;
    Huang, H. Y.
    ;
    Wang, J. H.
    ;
    Chen, C. J.
    ;
    Chen, Y. L.
    This study proposes a block-edge-based perceptual zero-tree coding (PZTC) method, which is implemented with efficient optimization on the embedded platform. PZTC combines two novel compression concepts for coding efficiency and quality: block-edge detection (BED) and the low-complexity and low-memory entropy coder (LLEC). The proposed PZTC was implemented as a fixed-point version and optimized on the DSP-based platform based on both the presented platform-independent and platform-dependent optimization technologies. For platform-dependent optimization, this study examines the fixed-point PZTC and analyzes the complexity to optimize PZTC toward achieving an optimal coding efficiency. Furthermore, hardware-based platform-dependent optimizations are presented to reduce the memory size. The performance, such as compression quality and efficiency, is validated by experimental results.
  • Thumbnail Image
    Item type:Item,
    Low-power BIBITS encoding with register relabeling for instruction bus
    (2005)
    Cheng, CT
    ;
    Chiao, WH
    ;
    Shann, JJJ
    ;
    Chung, CP
    ;
    Chen, WF
    Reducing power consumption of embedded system has gained much attention recently. Reducing memory bus switchings is an effective way to reduce system power since memory bus power constitutes a great portion of the system power. While many techniques exist for reducing bus power in address buses, only a few have been proposed for content-bus power reduction. We propose a Bus-Invert and Bus-Invert with transition signaling (BIBITS) encoding scheme to reduce power consumption on instruction bus. An instruction is partitioned into fields according to its format. Four elementary Boolean functions are used as encoding functions. BIBITS uses the most suitable encoding functions for different instruction partitions. We also propose a register relabeling algorithm for BIBITS encoding to further reduce bit switchings on register fields. Simulation results show that the overall average switching reduction is 64% of unencoded bus, 59% of the previous register relabeling scheme, and 33% of Petrov's bus encoding scheme. Compared with Petrov's bus encoding scheme, our scheme uses a decoding signal table only half the size to encode all basic blocks.
  • Thumbnail Image
    Item type:Item,
    Front vehicle tracking using scene analysis
    (2005)
    Song, Kai-Tai
    ;
    Yang, Chih-Chieh
    ;
    電控工程研究所
    ;
    Institute of Electrical and Control Engineering
    This paper presents a design and implementation of a real-time visual tracking system for vehicle safety applications. A novel feature-based vehicle tracking algorithm is proposed. This algorithm can automatically detect and track multiple moving objects, including cars and motorcycles, ahead of the tracking vehicle. Combined with the concept of focus of expansion (FOE) and scene analysis, the developed system can segment features of moving objects from moving background and provide a collision warning in real time. The proposed algorithm is realized using a CMOS image sensor and Nios embedded processor architecture. The constructed stand-alone visual tracking system has been validated in actual road tests. Experimental results show that the proposed system successfully tracks front vehicles and provides information of collision warning in urban artery with speed around 60 km/hr both at night and day times.
  • Thumbnail Image
    Item type:Item,
    An encrypted mobile embedded surveillance system
    (2005)
    Wu, BF
    ;
    Peng, HY
    ;
    Chen, CJ
    ;
    Chan, YH
    ;
    電控工程研究所
    This manuscript addresses the design and implementation of an encrypted mobile embedded surveillance system, EMESS, including a wireless server and mobile devices. Not only the mobility of the hand-held devices, but also the surveillance system can work in a moving body, then, a real mobile surveillance system is provided. In the security applications of vehicles, EMESS also can provide the images of thieves and robbers to the vehicle owner. We complete the related works of EMESS and the corresponding application programs for wireless communication of hand-held devices.
  • Thumbnail Image
    Item type:Item,
    A secure disk system: Using file system level knowledge for disk data protection
    (2005)
    Tsai, DS
    ;
    Chang, DW
    ;
    Chang, RC
    ;
    資訊工程學系
    ;
    Department of Computer Science
    When the system is attacked and the privilege of the administrator is gained by the intruder, some important system files mail be tampered with or destroyed. In this paper, we propose a secure disk system called SecDisk, which is embedded in a disk and utilizes the knowledge of how the file system above is using the disk to protect on-disk data from intrusions. When the host system violates the access rules for the data, the administrator will be notified and the original data can be backed tip by the disk. This is beneficial since it can protect important data even when the host system is compromised. According to the experimental results, the overhead is acceptable during normal operation.
  • Thumbnail Image
    Item type:Item,
    A server-side pre-linking mechanism for updating embedded clients dynamically
    (2007)
    Shen, Bor-Yeh
    ;
    Chiang, Mei-Ling
    ;
    資訊工程學系
    ;
    Department of Computer Science
    To allow embedded operating systems to update their components on-the-fly, dynamic update mechanism is required for operating systems to be patched or added extra functionalities in without the need of rebooting the machines. However, embedded environments are usually resource-limited in terms of memory size, processing power, power consumption, and network bandwidth. Thus, dynamic update for embedded operating systems should be designed to make the best use of limited resources. In this paper, we have proposed a server-side pre-linking mechanism to make dynamic updates of embedded operating system efficiently. Applying this mechanism can reduce not only memory usage and CPU processing time for dynamic update, but also data transmission size for update components. Power consumption can be reduced as well. Performance evaluation shows that compared with the approach of Linux loadable kernel modules, the size of update components can be reduced about 14-35% and the overheads in embedded clients are minimal.