有限場除法器架構之實現方法

Abstract

本發明是關於一種有限場除法器架構之實現方法。藉由將所有的除法器標準基礎輸入轉換到合成域,在這個網域下用子域的乘法器,平方器,加法器,查表來完成電路,而之後再將其從合成域轉換回標準基礎的有限體下。使用者可以在一個時脈週其下完成除法運算,並且達到低複雜度的須求。在許多有限場的運算上,支援這樣的除法電路是相當有幫助的,例如解RS/BCH碼或是ECC/Security處理器的應用。