| 标题: | 非同步先进先出暂存器单元 |
| 作者: | 朱烨霖 黄威 |
| 公开日期: | 1-五月-2007 |
| 摘要: | 本发明提供一种非同步先进先出暂存器单元(Asynchronous First-In-First-Out Cell),运用修改过的Muller C元件使非同步先进先出暂存器单元之电路复杂程度降低,其不但具有重复使用的特性,并能在不同频率下之不同的供应电压或单一供应电压下操作。此外,应用在以全域非同步局部同步系统为根基,双电压系统十六点的radix-2^2之快速傅利叶转换架构的介面电路上,发现能减少较多的功率损耗与降低更多的延迟时间。 |
| 官方说明文件#: | G11C011/4063 G06F005/10 |
| URI: | http://hdl.handle.net/11536/104094 |
| 专利国: | TWN |
| 专利号码: | 200717519 |
| 显示于类别： | Patents |
文件中的档案：
If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.
Loading...