非同步先進先出暫存器單元

Abstract

本發明提供一種非同步先進先出暫存器單元(Asynchronous First-In-First-Out Cell),運用修改過的Muller C元件使非同步先進先出暫存器單元之電路複雜程度降低,其不但具有重複使用的特性,並能在不同頻率下之不同的供應電壓或單一供應電壓下操作。此外,應用在以全域非同步局部同步系統為根基,雙電壓系統十六點的radix-2^2之快速傅利葉轉換架構的介面電路上,發現能減少較多的功率損耗與降低更多的延遲時間。