完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 呉介▲そう▼ | en_US |
| dc.contributor.author | 汪大暉 | en_US |
| dc.contributor.author | 張錫嘉 | en_US |
| dc.date.accessioned | 2014-12-16T06:16:25Z | - |
| dc.date.available | 2014-12-16T06:16:25Z | - |
| dc.date.issued | 2005-03-10 | en_US |
| dc.identifier.govdoc | G11C011/56 | zh_TW |
| dc.identifier.govdoc | G06F012/16 | zh_TW |
| dc.identifier.govdoc | G11C016/02 | zh_TW |
| dc.identifier.govdoc | G11C016/06 | zh_TW |
| dc.identifier.uri | http://hdl.handle.net/11536/105857 | - |
| dc.description.abstract | 【課題】 記憶媒体のデータを保存する容量を増加し、アクセスするデータの正確性を確保し、記憶媒体の保存空間を十分に利用できる、マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法を提供する。 【解決手段】 ｎ段階の電圧レベルを具え、且つ該ｎが２の２乗値でなく、保存ビットを、数式１で表すことのできる少なくとも一以上のメモリセルを提供し、１よりも大きいｋ個のメモリセルを組み合わせて記憶媒体を形成し、データを該記憶媒体に保存する。該記憶媒体の保存ビットは、数式２で表示され、且つ該記憶媒体は更に余剰電圧レベル階数を具え、該余剰電圧レベル階数は保存ビットの電圧レベル階数の数値に含まれることなく、数式３で表示され、該データは該記憶媒体の保存ビットである該数式２に保存され、且つ該記憶媒体の有する該余剰電圧レベル階数に該データをチェックするエラー消去情報を表示する。【数１】【数２】【数３】【選択図】 図３ | zh_TW |
| dc.language.iso | zh_TW | en_US |
| dc.title | マルチレベルメモリセルを組み合わせ、且つこれにエラー訂正メカニズムを具えさせる方法 | zh_TW |
| dc.type | Patents | en_US |
| dc.citation.patentcountry | JPN | zh_TW |
| dc.citation.patentnumber | 2005063662 | zh_TW |
| 顯示於類別： | 專利資料 | |
