統計資料
總造訪次數
| 檢視 | |
|---|---|
| Design of high-voltage-tolerant power-rail ESD clamp circuit in low-voltage CMOS processes | 115 |
本月總瀏覽
| 六月 2025 | 七月 2025 | 八月 2025 | 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | |
|---|---|---|---|---|---|---|---|
| Design of high-voltage-tolerant power-rail ESD clamp circuit in low-voltage CMOS processes | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
檔案下載
| 檢視 | |
|---|---|
| 000246989600108.pdf | 17 |
國家瀏覽排行
| 檢視 | |
|---|---|
| China | 96 |
| United States | 16 |
| Ireland | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 95 |
| Menlo Park | 9 |
| Kensington | 5 |
| Mountain View | 1 |
| Saint Robert | 1 |
| Shanghai | 1 |