統計資料

總造訪次數

檢視
Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process 104

本月總瀏覽

五月 2025 六月 2025 七月 2025 八月 2025 九月 2025 十月 2025 十一月 2025
Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process 0 0 0 1 0 0 0

檔案下載

檢視
000241391700009.pdf 6

國家瀏覽排行

檢視
中國 97
美國 6

縣市瀏覽排行

檢視
Shenzhen 96
Menlo Park 4
Kensington 2
Beijing 1