整合反鐵電操作及低臨界漏電流之低功耗負電容鐵電電晶體技術研發

標題:	整合反鐵電操作及低臨界漏電流之低功耗負電容鐵電電晶體技術研發 Development of Low-Power Ferroelectric Negative-Capacitance Transistor Integrated with Antiferroelectric Operation and Low Subthreshold Leakage
作者:	張俊彥鄭淳護國立交通大學電子工程學系及電子研究所
關鍵字:	;
公開日期:	2016
摘要:
官方說明文件#:	MOST105-2221-E009-139-MY3
URI:	https://www.grb.gov.tw/search/planDetail?id=11876421&docId=484551 http://hdl.handle.net/11536/131790
顯示於類別：	研究計畫