混合信號積體電路之核心設計技術-子計畫二：100 Gbps/400 Gbps 多通道, 高性能串列傳輸接收機

Date

Authors

Keywords

URI

https://www.grb.gov.tw/search/planDetail?id=11877022&docId=484714
https://ir.lib.nycu.edu.tw/handle/11536/131792

Collections

研究計畫;;Research Plans