完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 陳宏明 | zh_TW |
dc.contributor.author | 趙家佐 | zh_TW |
dc.date.accessioned | 2016-12-20T03:56:53Z | - |
dc.date.available | 2016-12-20T03:56:53Z | - |
dc.date.issued | 2016 | en_US |
dc.identifier.govdoc | MOST105-2221-E009-167-MY3 | zh_TW |
dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=11902355&docId=491884 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/131961 | - |
dc.description.abstract | zh_TW | |
dc.description.abstract | en_US | |
dc.description.sponsorship | 科技部 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | zh_TW | |
dc.subject | en_US | |
dc.title | 從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-總計畫暨子計畫三:深度學習導向的類比電路佈局設計雛型研究 | zh_TW |
dc.title | Analog Layout Propotyping via Deep Learning | en_US |
dc.type | Plan | en_US |
dc.contributor.department | 國立交通大學電子工程學系及電子研究所 | zh_TW |
顯示於類別: | 研究計畫 |