統計資料
總造訪次數
| 檢視 | |
|---|---|
| On the Design of Power-Rail ESD Clamp Circuit with Consideration of Gate Leakage Current in 65-nm Low-Voltage CMOS Process | 1 |
本月總瀏覽
| 六月 2025 | 七月 2025 | 八月 2025 | 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | |
|---|---|---|---|---|---|---|---|
| On the Design of Power-Rail ESD Clamp Circuit with Consideration of Gate Leakage Current in 65-nm Low-Voltage CMOS Process | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 美國 | 1 |
縣市瀏覽排行
| 檢視 |
|---|