俱成本效益之高可靠度直接序列展頻收發器架構與實作

Abstract

本論文主要是將展頻通訊接收端新研究的演算法，以俱成本效益之高彈性低功號高效能的架構，設計硬體出來。而高彈性架構目的主要是因演算法會繼續增加修改，所以有高彈性架構就可以在演算法修改後可以快速修改硬體並驗證，而低功耗高效架構能目的是因為這是通訊系統許多是使用電池供電功耗要求都較嚴格。

本篇論文，在高彈性架構部分，主要是設計在控制整各系統的有限狀態機及控制運算碼。因演算法要增加新的計算式可以快速加入新的程序在有限狀態機就可完成，在加入新的程序時同時也加入對應的控制運算碼，來控制協同處理器來完成新的運算式，並且也可以很容易的加入新的判斷條件，來做計算結果的判斷。在低功號高效能的架構，有限狀態機與協同處理器之間是以非同步的溝通介面來設計，這樣的方式是為了讓協同處理器可以與系統的有限狀態機之間可以有完全不同的運作頻率，如此可以在不同的計算式給予不同的頻率使得功耗與運算達到完美的平衡，低功耗高效能架構的另一個方法是將整個系統使用了多組頻率來運作，由一開始使用2PORT SRAM將 ADC資料存入頻率與協同處理器讀取資料上是完全沒有工作頻率上的關係各自運作，接著協同處理器計算完後已非同步介面將資料則轉換回到有限狀態機運作頻率運作，然後再以有限狀態機運作頻率1/4頻率給CFO及Phase recovery 將結果運算出來。

本論文主要是將展頻通訊接收端新研究的演算法，以俱成本效益之高彈性低功號高效能的架構，設計硬體出來。而高彈性架構目的主要是因演算法會繼續增加修改，所以有高彈性架構就可以在演算法修改後可以快速修改硬體並驗證，而低功耗高效架構能目的是因為這是通訊系統許多是使用電池供電功耗要求都較嚴格。

本篇論文，在高彈性架構部分，主要是設計在控制整各系統的有限狀態機及控制運算碼。因演算法要增加新的計算式可以快速加入新的程序在有限狀態機就可完成，在加入新的程序時同時也加入對應的控制運算碼，來控制協同處理器來完成新的運算式，並且也可以很容易的加入新的判斷條件，來做計算結果的判斷。在低功號高效能的架構，有限狀態機與協同處理器之間是以非同步的溝通介面來設計，這樣的方式是為了讓協同處理器可以與系統的有限狀態機之間可以有完全不同的運作頻率，如此可以在不同的計算式給予不同的頻率使得功耗與運算達到完美的平衡，低功耗高效能架構的另一個方法是將整個系統使用了多組頻率來運作，由一開始使用2PORT SRAM將 ADC資料存入頻率與協同處理器讀取資料上是完全沒有工作頻率上的關係各自運作，接著協同處理器計算完後已非同步介面將資料則轉換回到有限狀態機運作頻率運作，然後再以有限狀態機運作頻率1/4頻率給CFO及Phase recovery 將結果運算出來。