損耗電感對LC梯次FET低雜訊放大器之影響與單頻傳輸線FET低雜訊放大器之雜訊分析

Abstract

本篇論文主要分為兩個主題，包含了損耗電感對低雜訊放大器之影響與單頻低雜訊放大器之雜訊分析之探討。

第一部分，第一章將會探討我們的研究動機以及未來的研究發展。第二章會先討論到0.18um CMOS電晶體對於整體低雜訊放大器所造成的雜訊影響，以及如何萃取電晶體的等效電路模型之參數，最後決定我們如何選取合適的電晶體尺寸去做低雜訊放大器的最佳化設計，並根據理論公式計算考慮損耗電感效應PCSNIM (Power-Constrained Simultaneous Noise and Input-Matching)架構的低雜訊放大器之最小雜訊因子(Fmin)並和實驗結果作比較，最後將TSMC 0.18um CMOS基板對電感之寄生效應配合非理想等效電感模型，並分析其基板參數，並透過模擬的方式預測實驗結果。

第二部分，第三章，利用雜訊轉換矩陣理論分析單頻傳輸線低雜訊放大器的雜訊參數[8]，並證明了其Fmin和PCSNIM架構的低雜訊放大器之Fmin相同，最後利用0.15um pHEMT實作傳輸線低雜訊放大器。第四章利用微機電系統(MEMS)後製程的技術，其低損耗、高Q值的電感特性，對於整體低雜訊放大器的雜訊表現影響，最後實作單頻/寬頻低雜訊放大器之設計，並和0.18um CMOS製程的低雜訊放大器以及0.18um CMOS整合GIPD製程的低雜訊放大器做比較。第五章將會為本論文做總結、討論以及整理。

This thesis consists of two parts; low noise amplifiers (LNAs) with lossy inductor effect and noise analysis of single-band transmisstion-line low noise amplifiers. First, we introduce our motivation. In chapter 2, in order to calculate Fmin (Noise Factor Minimum) with lossy inductor effect, we extract transistor parameters to discuss the noise effect of 0.18um CMOS LNA. After comparing theoretical analysis and measured results, we use TSMC 0.18 um CMOS inductor model to include the inductor substrate effect to obtain a good fitting of the experimental Fmin. Second, in chapter 3, we utilize noise transformation matrix [8] to derive single-band transmission-line LNA noise parameters and prove that Fmin is the same as that of an LC-based LNA. In Chapter 4, Single/Ultra-wide band LNAs implemented by MEMS (Microelectromechanical Systems) 0.18 um CMOS are implemented and noise figures are compared among T18, GIPD and MEMS processes. In Chapter 5, we will conclude our thesis.