統計資料
總造訪次數
| 檢視 | |
|---|---|
| Layout Styles to Improve CDM ESD Robustness of Integrated Circuits in 65-nm CMOS Process | 105 |
本月總瀏覽
| 七月 2024 | 八月 2024 | 九月 2024 | 十月 2024 | 十一月 2024 | 十二月 2024 | 一月 2025 | |
|---|---|---|---|---|---|---|---|
| Layout Styles to Improve CDM ESD Robustness of Integrated Circuits in 65-nm CMOS Process | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 91 |
| 美國 | 9 |
| 愛爾蘭 | 2 |
| 台灣 | 2 |
| 澳大利亞 | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 89 |
| Menlo Park | 5 |
| Kensington | 3 |
| Taipei | 2 |
| Beijing | 1 |
| Edmond | 1 |
| Shanghai | 1 |