統計資料
總造訪次數
| 檢視 | |
|---|---|
| Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process | 111 |
本月總瀏覽
| 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | 一月 2026 | 二月 2026 | 三月 2026 | |
|---|---|---|---|---|---|---|---|
| Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process | 1 | 2 | 0 | 1 | 0 | 2 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 95 |
| 美國 | 9 |
| 加拿大 | 2 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 93 |
| Menlo Park | 4 |
| Kensington | 3 |
| Ottawa | 2 |
| Los Angeles | 1 |
| Shanghai | 1 |
| Thousand Oaks | 1 |
| Zhengzhou | 1 |