統計資料
總造訪次數
| 檢視 | |
|---|---|
| Failure Analysis on Gate-Driven ESD Clamp Circuit after TLP Stresses of Different Voltage Steps in a 16-V CMOS Process | 116 |
本月總瀏覽
| 六月 2025 | 七月 2025 | 八月 2025 | 九月 2025 | 十月 2025 | 十一月 2025 | 十二月 2025 | |
|---|---|---|---|---|---|---|---|
| Failure Analysis on Gate-Driven ESD Clamp Circuit after TLP Stresses of Different Voltage Steps in a 16-V CMOS Process | 0 | 0 | 0 | 0 | 6 | 0 | 0 |
檔案下載
| 檢視 |
|---|
國家瀏覽排行
| 檢視 | |
|---|---|
| 中國 | 99 |
| 美國 | 9 |
| 加拿大 | 5 |
| 愛爾蘭 | 1 |
| 台灣 | 1 |
縣市瀏覽排行
| 檢視 | |
|---|---|
| Shenzhen | 94 |
| Guangzhou | 5 |
| Menlo Park | 5 |
| Ottawa | 5 |
| Kensington | 2 |
| Edmond | 1 |
| Taipei | 1 |
| University Park | 1 |