統計資料

總造訪次數

檢視
Substrate-triggered technique for on-chip ESD protection design in a 0.18-mu m salicided CMOS process 115

本月總瀏覽

八月 2025 九月 2025 十月 2025 十一月 2025 十二月 2025 一月 2026 二月 2026
Substrate-triggered technique for on-chip ESD protection design in a 0.18-mu m salicided CMOS process 0 0 0 1 0 7 0

檔案下載

檢視
000183821800028.pdf 11

國家瀏覽排行

檢視
中國 96
美國 8
越南 5
澳大利亞 1
香港 1

縣市瀏覽排行

檢視
Shenzhen 95
Hanoi 4
Menlo Park 4
Kensington 3
Beijing 1
Dac Lac 1
Edmond 1