先進氮化超薄氧化層及堆疊氧化層結構CMOS元件在熱載子與高溫負偏壓操作下的探討

Abstract

隨著閘極氧化層厚度微小化的趨勢，閘極介電質漏電也隨之呈對數增加。為了使等效氧化厚度降至20 ，其中最常用來降低閘極漏電的方法，就是在形成氧化層的過程中加入氮元素。在氧化層製程中加入氮元素，不但能使閘極漏電流降低也能防止硼元素的穿透。傳統的製程是利用快速升溫氮化的方法在閘極氧化層中形成氮氧化物，但是這會使得等效氧化層厚度隨著氮化時間增加而增厚而不適用於薄氧化層元件的製程。為了更準確地控制等效氧化層厚度的形成與增加氮濃度，因而，有電漿氮化與原子層堆疊等製程技術被研發出來。

在這篇論文中，主要探討比較電漿氮化與原子層堆疊超薄氧化層製程元件的可靠性分析。在可靠性分析的實驗中，我們針對這兩種製程元件，在高溫負閘極偏壓操作時，探討元件特性變化的情形。在本論文的前半部分，我們利用觀測高溫動態閘極偏壓的元件特性變化，來模擬元件實際操作的情形。我們觀測起始電壓的變化與利用電荷幫浦法觀察介面缺陷數量與正電荷的變化量，結果發現原子層堆疊製程元件在高溫負閘極偏壓操作下，有著較抗傷害能力。另外，經由不同電漿濃度的比較，我們發現電漿濃度愈濃的元件會造成更多的氫離子被鎖在閘極介電層內，因而造成氫離子較難回填介面缺陷，而此時回復效應主要的因子就是電洞。因而，我們可以發現氮化氧化層元件有著與純氧化層元件不同的回復效應的物理機制。

在本論文的後半部，我們利用gated diode的量測法算出介面缺陷密度與能階的關係，利用此項方法，我們能夠更確切的知道缺陷在能隙間的分佈情形。結論是：我們發現氮化堆疊氧化層元件在經過剛溫負閘極偏壓操作後，缺陷的主要增加量是在靠近能隙的邊緣，這對於氮化閘結構及可靠性劣化的機制了解，甚有助益。