可程式化閘陣列之快速瑞立衰褪通道模擬器

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	余子瀚	en_US
dc.contributor.author	Tzu-Han. Yu	en_US
dc.contributor.author	魏哲和	en_US
dc.contributor.author	Che-Ho Wei	en_US
dc.date.accessioned	2014-12-12T01:36:53Z	-
dc.date.available	2014-12-12T01:36:53Z	-
dc.date.issued	2003	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#GT009111652	en_US
dc.identifier.uri	http://hdl.handle.net/11536/44135	-
dc.description.abstract	在這篇論文裡，我們以 Innovative Integration 公司的 Quixote 板來實現這樣一個通道模擬器。該板上裝置了一個德州儀器公司(Texas Instruments)出品的 TMS320 C6416 數位訊號處理器，以及一個智霖公司(Xilinx) 所出品的 Virtex II 可程式化閘陣列(FPGA)。我們使用FPGA作為通道模擬器，並且討論三種不同的三角函數產生方法在通道模擬器中的影響。此外，我們實現兩種單一快速 Rayleigh 衰褪通道模擬器，其通道係數產生速度可超過每秒100百萬筆。最後，我們實現一個六條快速 Rayleigh 衰褪通道模擬器，其每條通道每秒可產生12.5百萬筆通道係數，可用來當作多重路徑通道或是用於多重輸出輸入(MIMO)系統之通道	zh_TW
dc.language.iso	en_US	en_US
dc.subject	通道模擬	zh_TW
dc.subject	FPGA	en_US
dc.subject	Cannel simulation	en_US
dc.title	可程式化閘陣列之快速瑞立衰褪通道模擬器	zh_TW
dc.title	FPGA Channel Generator of Fast Rayleigh Fading Channel	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文

文件中的檔案：

165201.pdf

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。